根据本系统的设计要求，步迸频率要求设雹为100 khz，因此要求r分频器采用 128分频，即将ra0、ra1、ra2分别设置为0、1、0。在本设计中，因为fd直接输入fin，丽且步进是100 khz，所以分频系数不会出现小数，故可将a5~a0直接置o．因此，要控制mc145152，只需控制mc145152的no～n9即可。这时，还应将双模分频器淘逻辑控制（control logic）端mc设置为1。

　　16．2．3 fpga illj控专用芯片的vhdl程序设计

　　根据系统的总体设计方案，fpga测控专用芯片的输入信号有：fin—被铡频率信号输入端：clk——200 hz．基准信号输入端；en——addsub的控制信号端口，在en 的上升沿，addsub可加载到fpga：addsub「1..0］——对mc145152的控制输入，当其为“00”时，将发射频率设定在25 mhz，当其为“01”时，每按一次升频键，发射频率以100 khz增加，当其为“10”时，每按一次降频键，发射频率以too khz w低，当其为“11”时，对fpga不起作用：sel［1..0］——输出选择，当其分别为“00｀“dl｀“10＂． id ii”时，输瑚为频率计数器的第0～7位、第8～15位、第16～23位、第if～23位。输出信号有：cir[9..0］—△mc145152控制信号输出口；data［7..0］ fpga到攀片机的数据输出冂，与单片机的po口相连，由sel[1..0]控制输出fi［dg容。其应实现的功能就是负责赭ffi；j mc145152和实时测量压控振荡器输出信号的频率。

　　根据系统应实现的功能要求，fpga测控专用芯片可分为两个相对独立的模块，一个模块负责控制mc145152，一个模块负责实时测量压控振荡器输出信号的频率。

　　压控振荡器输出信号频率的实时测量可按如下原理设计：系统上电时，fpga输出250（二进制代码）至mc145152，该数值为振荡器频率的基值；当接收到单片机的升频步进信号后，内部信号“control”加1，送给mc 145152；同理，收到降频步进信号后，内部信号“control”减1，送给mc145152，这样就完成了对振荡器锁定频率的调节。而压控振荡器输出信号频率的实时测量可按如下原理设计：由于本系统所测频率范围集中在高频，因此可利用测定单位时间内信号周期性重复的次数来测定频率，并且即便测的时间较短，测试精度仍然较高。在实际设计时，可将200 hz的基准信号分频成50 hz，每个周期测频一次，到50 hz频率与200 hz频率同时是负脉冲的时候清零，其余时间计数，但只将正脉冲期间的计数值锁存，保证先锁存数据，再清零，定时时间为0.01 s。单片机读出送出显示时，做了相应的小数点处理，如单片机读到的数为“123456”，则显示成“12.3456”，单位即为m。

　　根据以上设计思想，fpga测控专用芯片可设计成五个模块，它们分别是：锁相环mc145152控制模块sxhkz、测控信号发生模块ckxh、频率测量模块plcs、数据锁存模块sjsc和输出选择模块scxz，整个系统组成框图如图1 所示。其中测控信号发生模块ckxh的作用是：将输入的200 hz频率分频成两种互为反相的、频率为50 hz的测控信号clkin和load；频率测量模块plcs的作用是：在设定时间里，进行频率的计数和清零：数据锁存模块sjsc的作用是：在load的上升沿将频率的计数数值输出锁存，在clkin的第50个上升沿时将待显示的数值输出锁存，亦即测试的频率数据刷新频率为50 hz，刷新时间为o.02s，显示的数据刷新频率为2 hz，刷新时间为0.5s。

　　图1 fpga测控专用芯片组成框图

　　因为每0.02s数值就刷新一次，显示时刷新较快，人眼不易观察，所以将计数值隔500 ms锁存一次，再送出去，由单片机读出显示。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）