图1 是dds的基本原理图，频率控制字m和相位控制字分别控制dds输出正（余）弦波的频率和相位。dds系统的核心是相位累加器，它由一个累加器和一个n位相位寄存器组成。每来一个时钟脉冲，相位寄存器以步长m增加。相位寄存器的输出与相位控制字相加，其结果作为正（余）弦查找表的地址。正（余）弦查找表由rom构成，内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中0～360°范围内的一个相位点。查找表把输入的地址信、惠映射成正（余）弦波的数字幅度信号，同时输出到数模转换器dac的输入端，dac输出的模拟信号经过低通滤波器（lpf），可得到一个频谱纯净的正（余）弦波。

　　相位寄存器每经过2n/m个fc时钟周期后回到初始状态，相应地正（余）弦查找表经过一个循环回到初始位置，dds输出一个正（余）弦波。输出的正（余）弦波周期为tout=(2n/m）tc，频率为fout=（m/2n）fc。dds的最小分辨率为δfmin＝fc/2n，当m=2n-1时，dds最高的基波合成频率为foutmax＝fc/2。图 1中虚方框内的部分是dds的核心单元，它可以采用cpld/fpga来实现。

　　图1 dds基本原理图

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）