本次设计使用了altera lpm库中的csfifo，即cycle＿shared＿fifo。fifo用于与主处理器，如单片机或dsp进行数据接口。为了便于观察系统输出，调试过程中使用的fifo深度值只设置为4。

　　（1）仿真激励源：同步时钟clk，写使能we，八位数据输入端口data；

　　（2）仿真期望结果：当主处理器向fifo写完一帧像素点数据后，ready信号输出值为零，同时，fifo封锁输入通道，外部数据不能再写入fifo。此时，process en信号输出为1，通知sobel滤波处理模块从fifo中读像素点数据，当πfo的数据全部输出后，fifo重新变为空，ready信号恢复为有效高电平，主处理器查询到这个信号后，启动下一帧图形数据的传输。

　　（3）仿真结果及分析：fifo的仿真结果如图1 所示。从图中可以看出，主处理器写完四个像素点数据后，q[8..1］按照先入先出的顺序，逐个输出获取的像素数据12、13、14。在此期间，ready信号为无效电平（低），所以外部输入的数据16、17、18不能存入fifo。当所有的像素点数据全部输出后，ready信号重新有效，同时process en有效。综上所述，fifo的设计是合理的。

　　图1 fifo的仿真结果

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）