位置:51电子网 » 技术资料 » 接口电路

SFI-4接口的时钟方案

发布时间:2008/9/19 0:00:00 访问次数:614

  对于sfi-4接口设计来说,输入时钟频率较高,为622.08 mhz。由于该时钟不是内部fpga能处理的系统频率,所以时钟设计显得更加重要。xilinx virtex-5器件内部提供了高速的i/o时钟和区域时钟网络,io时钟能处理的接口频率高达710 mhz。而普通的全局时钟网络处理频率不超过600 mhz,因此必须利用lo时钟bufio和区域时钟bufr来设计sfi-4接口的时钟方案。接收端的时钟如图所示,发送端的时钟如图2所示,分别对应于rxclocking模块和tx clocking模块。

  图 接收端的时钟

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  对于sfi-4接口设计来说,输入时钟频率较高,为622.08 mhz。由于该时钟不是内部fpga能处理的系统频率,所以时钟设计显得更加重要。xilinx virtex-5器件内部提供了高速的i/o时钟和区域时钟网络,io时钟能处理的接口频率高达710 mhz。而普通的全局时钟网络处理频率不超过600 mhz,因此必须利用lo时钟bufio和区域时钟bufr来设计sfi-4接口的时钟方案。接收端的时钟如图所示,发送端的时钟如图2所示,分别对应于rxclocking模块和tx clocking模块。

  图 接收端的时钟

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

耳机放大器
    为了在听音乐时不影响家人,我萌生了做一台耳机放大器的想... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!