Spartan-3 系列FPGA成本最低的高性能DSP解决方案
发布时间:2008/9/19 0:00:00 访问次数:394
spartan-3 fpga有助于高效构建dsp解决方案，可以实现如下目标。
(1) 每秒可以完成18亿乘和累加操作(mac)。
(2) 高达104个18×18嵌入式乘法器，用于实现紧密的dsp结构，如mac引擎及自适应及全并行fir滤波器。
(3) srl16移位寄存器逻辑和分布式存储器，可用于构建高密度dsp结构，如滤波器等。
(4) block ram可用于存储部分积和系数。
(5) 复杂的dsp算法如前向纠错(fec编解码器及滤波器等)，用于数字通信与成像应用。
(6) 普通功能，如运行速率为8.1ms/s的单通道及64抽头fir滤波器等，能够以经济的成本实现。
xtremedsp tm设计流程迎合了系统设计人员、硬件工程师与算法开发人员的需要，使其在熟悉的环境下工作，并支持高级特性(如硬件在环与hdl协仿真)。
cadence信号处理工作系统(spw)工具现与xilinx core generator tm系统无缝接口，实现定制dsp数据通路的系统级设计，可以轻松地将xilinx丰富的dsp ip库直接导入spw中并缩短开发时间。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
spartan-3 fpga有助于高效构建dsp解决方案，可以实现如下目标。
(1) 每秒可以完成18亿乘和累加操作(mac)。
(2) 高达104个18×18嵌入式乘法器，用于实现紧密的dsp结构，如mac引擎及自适应及全并行fir滤波器。
(3) srl16移位寄存器逻辑和分布式存储器，可用于构建高密度dsp结构，如滤波器等。
(4) block ram可用于存储部分积和系数。
(5) 复杂的dsp算法如前向纠错(fec编解码器及滤波器等)，用于数字通信与成像应用。
(6) 普通功能，如运行速率为8.1ms/s的单通道及64抽头fir滤波器等，能够以经济的成本实现。
xtremedsp tm设计流程迎合了系统设计人员、硬件工程师与算法开发人员的需要，使其在熟悉的环境下工作，并支持高级特性(如硬件在环与hdl协仿真)。
cadence信号处理工作系统(spw)工具现与xilinx core generator tm系统无缝接口，实现定制dsp数据通路的系统级设计，可以轻松地将xilinx丰富的dsp ip库直接导入spw中并缩短开发时间。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
上一篇：编辑VI时排列对象的叠放顺序
上一篇：编辑VI时对象值操作
相关技术资料- 7-14NeuPro NPUs+ SensPro DSP技术参数设计
- 7-14双通道ATA-2022H高压放大器
- 7-14旗舰大模型Grok 4、Grok 4 API发展趋势
- 7-14耦合仿真技术及高保真模型试验技术应用探究
- 7-14GPU、FPGA、ASIC。GPU、FPGA技术解释
- 7-14ASIC/FPGA/GPU芯片及边缘-云端
- 7-12PWM输入功率驱动器工作原理
- 7-12隔离式 DC/DC 变换器和模块优势特征
- 7-12解读集成4 个高效降压 DC/DC 变换器
- 7-12数字隔离功能全集成 DC/DC 电源变换器简述
- 7-12集成低噪声电流输入模数转换器 (ADC)应用详解
- 7-12128 通道20 位电流数字转换器应用探究
- 相关IC型号
公网安备44030402000607
