由于器件内部的接地引脚与地平面之间存在引线电感(寄生电感)，所以理论上当每个信号翻转时(0→1或1→0)所带来的电流的变化都会通过器件的寄生电感影响到地线(信号的回路)。只是这个电流非常小，可以忽略。可是当这些信号累积起来后，如多个集成电路内部驱动器同时转换(切换)时就会在地线中产生较大的噪声。输出驱动电流越大，噪声的幅度也越大，如图所示。

　　图 典型的地线反弹波形

　　地线反弹是数字系统的几个主要噪声来源之一，该噪声常会造成系统的逻辑状态产生错误动作，尤其是对低电压工作的器件。系统的速度越快，或是同时转换逻辑状态的输入／输出(sso)引脚个数越多时，就越容易造成地线反弹。造成地线反弹的“罪魁祸首”是器件引线电感，与器件的封装形式和所选择的输出信号接口标准有直接关系。

　　(1)器件的引线电感与地线反弹成正比，所以应尽量减少分布电感量。解决方法一是在分配逻辑器件的引脚时，将时钟信号或地址／数据线的lsb引脚位置摆放在靠近器件引脚的地方；二是减少器件封装的分布电感，采用选择分布电感较小的器件封装结构。通常plcc和dip封装的器件具有最大的引线电感，而表面贴装的器件具有较小的引线电感；三是降低pcb板端的分布电感量，由于电感和导线的长度成正比，与宽度成反比，所以在高速数字系统中基本上采用多层板。其中会在里层摆放一个或一个以上的接地层，这里的接地层面积可以很宽，其目的是减小地端回路的电感量。另外，每个ic的地线引脚通常是直接经由通孔连接到内层的接地层，这个通孔有效地减小了器件引脚与地平面之间的连线长度。

　　(2)载电容与地线反弹成正比，因此应尽量采用输入电容较小的信号接口标准。另外，应尽量减少信号输出引脚的扇出数量。因为扇出越多，电容越大。

　　(3)信号的上升时间与地线反弹成反比，在满足系统性能的情况下，尽量延长信号的上升时间，即选择低摆率的输出。

　　(4)同时转换逻辑状态的输出(simultaneously switching outputs，sso)引脚个数与地线反弹成反比。因此在逻辑设计时，应尽量避免地址／数据总线和计数器等出现由0000(全0)变成ffff(全1)或从ffff(全1)变成0000(全0)的情况。可以选择其他编码方式，或同时将sso引脚分散到不同的区域(bank)中。xilinx逻辑器件对不同封装形式的器件和不同的接口标准规定了每个输入／输出块(bank)允许的最大sso个数，当超过这个参数时，将有可能产生同步切换噪声(ssn)和地线反弹现象。为分析sso现象，可通过ise的pace工具来仿真。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）