CoolRunner-II器件的时钟分频器模块
发布时间:2008/9/17 0:00:00 访问次数:406
在coolrunner-ⅱ器件中,嵌入了时钟分频器(clock dividr)模块(xc2c128以⊥的器件),如图1所示.该佼块为独立的硬核,不占用器件中的宏单元,分频系数为2、4、6、8 lo 12、占空比为50%且延迟非常小(典型值为50 ps)。
图1 时钟分频器模块
需要分频的时钟信号由全局时钟输入脚(gck2)输入,尽管分频系数为鸭数倍,但是可利用cootrunne-ⅱ器件巾双沿触发器功能.也可实砚奇数的时钟分频,如实现时钟的3分频,如图2所示。
图2 3分频方案
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
在coolrunner-ⅱ器件中,嵌入了时钟分频器(clock dividr)模块(xc2c128以⊥的器件),如图1所示.该佼块为独立的硬核,不占用器件中的宏单元,分频系数为2、4、6、8 lo 12、占空比为50%且延迟非常小(典型值为50 ps)。
图1 时钟分频器模块
需要分频的时钟信号由全局时钟输入脚(gck2)输入,尽管分频系数为鸭数倍,但是可利用cootrunne-ⅱ器件巾双沿触发器功能.也可实砚奇数的时钟分频,如实现时钟的3分频,如图2所示。
图2 3分频方案
欢迎转载,信息来自维库电子市场网(www.dzsc.com)