位置:51电子网 » 技术资料 » 其它综合

研发≤65nm工艺的最新进展

发布时间:2008/6/5 0:00:00 访问次数:347

缪彩琴1 翁寿松2
(1无锡机电高等职业技术学校,214028;2无锡市罗特电子有限公司,214002)


摘要:本文介绍了当前世界顶级半导体公司、材料公司、设备公司和微电子科研中心研发65nm、45nm、32nm和5nm工艺的最新进展和成果。

关键词:65nm 工艺 45nm 工艺 32nm 工艺 5nm 工艺

1 前言

2003年底世界出台了最新版本的半导体工业技术发展蓝图(1trs2003),见表1。表中hp是指ic中的第一层金属线尺寸的半间距。itrs2003要求2004年实现hp90nm,这意味着2004年全球ic制造将全面步人纳米尺度(100nm—0.1nm)范围。事实上,2003年下半年起英特尔等世界顶级半导体公司已采用90nm工艺量产ic产品,比itrs2003的要求提前了一年。90nm工艺对ic制造来说是一个里程碑,这是向 65nm工艺进军的起跑点,这是验证摩尔定律继续有效的重要证据。itrs2003要求2007年实现hp65nm;2010年实现hp45nm;2013年实现32nm;2016年实现hp22nm。为此,世界大牌半导体公司正在紧锣密鼓研制和开发 65nm工艺,如美国的英特尔、ibm、飞思卡尔、ti、amd;日本的东芝、索尼、nec、富士通;欧洲的飞利浦、意法半导体、英飞凌、比利时imec微电子中心;亚洲的三星电子、台积电、特许等半导体公司。研发≤65nm工艺需要投入巨额资金和汇集众多科研人员,往往一个公司深感力量单薄,渴望走合作、联合之路,共同研制,共享成果。财大气粗的英特尔喜欢独来独往,自己独家研制≤65nm工艺。大多数半导体公司采取强强联手的办法,共同研制≤65nm工艺。美国和日本在半导体工艺方面竞争由来已久,自1993年至今美国在亚微米、深亚微米工艺竞争中战胜了日本,尤其在微处理器、微控制器、标准逻辑器件、闪存、pld和模拟器件等领域,美国再次登上世界半导体市场的头把交椅,英特尔成为全球最大的半导体公司。日本不甘心失去世界半导体市场的冠军宝座,在近10年,日本在纳米工艺领域向美国提出了挑战,从本文所介绍的研制465nm工艺的进展和成果来看,日本在半导体纳米工艺的不少方面领先于美国,两国关于纳米工艺的竞争正处于白热化。

2 65nm工艺

(1)ibm、英飞凌和特许于2003年7月达成一项关于共同开发65nm/45nm芯片制造技术的联合协议。该项合作的基础是基于各家公司的优势,如ibm领先的芯片制造工艺、英飞凌的低功耗芯片技术和特许的通用封装工艺,整个开发工作在ibm纽约州eastfishkill300innl晶圆厂的尖端半导体科技中心(astc300)进行,集中三个公司的200名科技人员。

(2)英特尔研制成功65nm工艺的全功能4msram(静态随机存储器),晶胞尺寸仅为0.57mm2,预计于2005年在300mm晶圆生产线上量产。该65nm工艺融合高性能、低功耗晶体管、第二代英特尔应变硅、高速铜互连及低k电介质材料。高性能晶体管的栅长仅为35nm,当前最先进晶体管的栅长为50nm。英特尔第二代应变硅(strained silicon)可提供更高的驱动电流与更快的晶体管速度,而制造成本仅提升2%。采用8层铜互连和新型低k电介质材料,提高了芯片中的信号速度和降低了芯片功耗。该公司披露从采用90nm工艺量产到采用65nm工艺量产只用20个月的时间。

(3)ti在2004年夏威夷召开的vlsi技术会议上发表两篇论文,宣称将65nm工艺用于高密度嵌人式sram,一个单元的6只晶体管只占小于0.5μm2尺寸,150万门电路只占1mm2的空间。这种嵌入式sram还采用应变硅技术,能使晶体管性能(如驱动电流)提高35%。

(4)美国应用材料、cadence和佳能合作的x initiative中心于2004年在美国加州santaclare召开的spie光刻会议上表示,将采用“对角线”(450布线)金属化和65nm工艺制造芯片。整个工作在应用材料加州sunnyvale的maydan技术中心进行。经互连测试芯片论证面向先进cu/低k芯片的x结构设计采用现有工艺技术的可制造性。cadence提供测试结构设计和芯片验证工具,佳能提供197nmarf光刻机,应用材料提供300mm晶圆多层cu/低k互连技术。

(5)应用材料将于2007年推出k∠3的black diamond低k电介质材料,以用于65nm工艺。

(6)科天(kla--tencor)推出用于65nm工艺的表面检测系统的surfseansp2,它能在绝缘层上覆硅、应变硅、应变型绝缘层上覆硅等表面检测出30nm的微小缺陷,它的测试速度比原来surfsean spi dls提高5倍。

(7)东芝宣布在2007年采用55nm工艺量产nand闪存。该公司于2004年3季度推出16gb nand闪存,在一个封装中含4个4gb裸片。该公司将于2005年上半年采用200mm晶圆

缪彩琴1 翁寿松2
(1无锡机电高等职业技术学校,214028;2无锡市罗特电子有限公司,214002)


摘要:本文介绍了当前世界顶级半导体公司、材料公司、设备公司和微电子科研中心研发65nm、45nm、32nm和5nm工艺的最新进展和成果。

关键词:65nm 工艺 45nm 工艺 32nm 工艺 5nm 工艺

1 前言

2003年底世界出台了最新版本的半导体工业技术发展蓝图(1trs2003),见表1。表中hp是指ic中的第一层金属线尺寸的半间距。itrs2003要求2004年实现hp90nm,这意味着2004年全球ic制造将全面步人纳米尺度(100nm—0.1nm)范围。事实上,2003年下半年起英特尔等世界顶级半导体公司已采用90nm工艺量产ic产品,比itrs2003的要求提前了一年。90nm工艺对ic制造来说是一个里程碑,这是向 65nm工艺进军的起跑点,这是验证摩尔定律继续有效的重要证据。itrs2003要求2007年实现hp65nm;2010年实现hp45nm;2013年实现32nm;2016年实现hp22nm。为此,世界大牌半导体公司正在紧锣密鼓研制和开发 65nm工艺,如美国的英特尔、ibm、飞思卡尔、ti、amd;日本的东芝、索尼、nec、富士通;欧洲的飞利浦、意法半导体、英飞凌、比利时imec微电子中心;亚洲的三星电子、台积电、特许等半导体公司。研发≤65nm工艺需要投入巨额资金和汇集众多科研人员,往往一个公司深感力量单薄,渴望走合作、联合之路,共同研制,共享成果。财大气粗的英特尔喜欢独来独往,自己独家研制≤65nm工艺。大多数半导体公司采取强强联手的办法,共同研制≤65nm工艺。美国和日本在半导体工艺方面竞争由来已久,自1993年至今美国在亚微米、深亚微米工艺竞争中战胜了日本,尤其在微处理器、微控制器、标准逻辑器件、闪存、pld和模拟器件等领域,美国再次登上世界半导体市场的头把交椅,英特尔成为全球最大的半导体公司。日本不甘心失去世界半导体市场的冠军宝座,在近10年,日本在纳米工艺领域向美国提出了挑战,从本文所介绍的研制465nm工艺的进展和成果来看,日本在半导体纳米工艺的不少方面领先于美国,两国关于纳米工艺的竞争正处于白热化。

2 65nm工艺

(1)ibm、英飞凌和特许于2003年7月达成一项关于共同开发65nm/45nm芯片制造技术的联合协议。该项合作的基础是基于各家公司的优势,如ibm领先的芯片制造工艺、英飞凌的低功耗芯片技术和特许的通用封装工艺,整个开发工作在ibm纽约州eastfishkill300innl晶圆厂的尖端半导体科技中心(astc300)进行,集中三个公司的200名科技人员。

(2)英特尔研制成功65nm工艺的全功能4msram(静态随机存储器),晶胞尺寸仅为0.57mm2,预计于2005年在300mm晶圆生产线上量产。该65nm工艺融合高性能、低功耗晶体管、第二代英特尔应变硅、高速铜互连及低k电介质材料。高性能晶体管的栅长仅为35nm,当前最先进晶体管的栅长为50nm。英特尔第二代应变硅(strained silicon)可提供更高的驱动电流与更快的晶体管速度,而制造成本仅提升2%。采用8层铜互连和新型低k电介质材料,提高了芯片中的信号速度和降低了芯片功耗。该公司披露从采用90nm工艺量产到采用65nm工艺量产只用20个月的时间。

(3)ti在2004年夏威夷召开的vlsi技术会议上发表两篇论文,宣称将65nm工艺用于高密度嵌人式sram,一个单元的6只晶体管只占小于0.5μm2尺寸,150万门电路只占1mm2的空间。这种嵌入式sram还采用应变硅技术,能使晶体管性能(如驱动电流)提高35%。

(4)美国应用材料、cadence和佳能合作的x initiative中心于2004年在美国加州santaclare召开的spie光刻会议上表示,将采用“对角线”(450布线)金属化和65nm工艺制造芯片。整个工作在应用材料加州sunnyvale的maydan技术中心进行。经互连测试芯片论证面向先进cu/低k芯片的x结构设计采用现有工艺技术的可制造性。cadence提供测试结构设计和芯片验证工具,佳能提供197nmarf光刻机,应用材料提供300mm晶圆多层cu/低k互连技术。

(5)应用材料将于2007年推出k∠3的black diamond低k电介质材料,以用于65nm工艺。

(6)科天(kla--tencor)推出用于65nm工艺的表面检测系统的surfseansp2,它能在绝缘层上覆硅、应变硅、应变型绝缘层上覆硅等表面检测出30nm的微小缺陷,它的测试速度比原来surfsean spi dls提高5倍。

(7)东芝宣布在2007年采用55nm工艺量产nand闪存。该公司于2004年3季度推出16gb nand闪存,在一个封装中含4个4gb裸片。该公司将于2005年上半年采用200mm晶圆

相关IC型号
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!