IPC内嵌TMS320F206电表校验的接口实现(LM339)
发布时间:2008/6/3 0:00:00 访问次数:471
测量单元的组成及其功能
测量单元是作为系统的高精度"标准表",要完成对交/直流电压、电流的多个电量测量,测量的精度小于0.05级,测量单元采取插卡式设计,直接插入ipc(工业控制微机)的isa总线中使用。本单元结构框图如图1所示。
其中:a/d转换器采用bb公司的ads7805,这是16-bit,转换频率可达100khz,的高精度转换器,芯片有28脚双排直插式或贴片式封装,转换结果16位并行输出,启动转换和读取上次转换的结果可以同时进行,用它完成变换后的电压、电流信号的a/d转换;双口ram采用cy7133-25,它是一个双边均16位数据位的2kbram,两边可以分别对片内的存储单元进行存取,在电路中分别受dsp和ipc的控制,以实现ipc和tms320f206之间的数据交换;过零比较用lm339,实现对交流v、i的过零检测,用于获取计算频率、相位差等数据的信号。
dsp采用的是ti公司的16-bit定点dsp tms320f206,运算速度40mips,是一种低功耗器件,采用了改进的哈佛结构,有1条程序总线和3条数据总线,流水线操作,有高度并行32-bit算术逻辑单元、16*16-bit并行硬件乘法器、片内存储器、片内外设和高度专业化的指令集,从而使该芯片速度高、操作灵活。片内资源还有:内部时钟发生器,可以对外接时钟源进行*1、*2、*4和/2来产生cpu时钟;片内有ram4.5k,flash32k,能够适合于许多工程应用,特别是32k flash作为程序存储器,给系统的设计和程序的调试带来很大方便;3个外部中断int1、int2、int;1个同步串口和一个异步串口;1个软件可编程定时器;jtag扫描仿真接口(ieee标准),用来实现在线仿真测试;具有4个独立可编程i/o脚(i/o0、i/o1、i/o2、i/o3),1个输出脚xf和1个输入脚/bio。
由于dsp的取指和执行能完全重叠运行,再加上多级流水线操作、专用的硬件乘法器、特殊的dsp指令和快速的指令周期等结构特点,使得其数字处理速度大大提高,这也为dsp和外部电路和器件的接口提出了一些新的要求和问题,在设计dsp应用系统时必须要认真考虑。
tms320f206和isa总线的接口
考虑到系统数据处理的适时性和相对独立性,tms320f206和ipc交换数据是通过双口sram实现,接口电路如图2所示。
这部分电路接口,主要需要考虑解决以下问题:
(1) dsp对双口sram的读/写控制
tms320f206的地址线a0-a10分别和cy7133的a0l-a10l直接相连,f206的16位数据线分别和cy7133的io l0-10直接相连。由于采用了快速双口sram,无需考虑为dsp加入等待状态,r//we直接接ram的r/w lu和r/w ll进行数据读写控制,cy7133的片选信号/cel由/ds和a15组合产生,由图可见tms320f206对cy7133的寻址范围为8000h-87ffh。测量单元用了3片tms320f206组成3路相同的测量电路对三相电路分别测量(图2中只画出1路)。
(2) ipc对双口sram的读/写控制
ipc通过isa总线对双口sram的读/写控制,直接用存储器寻址的方法进行读写。 isa总线有a0-a19根地址线,可以直接寻址00000-fffffh,其中c8000-effffh保留给用户,可以作为存储器的扩充设计使用。本电路ipc对双口sram的读/写控制中,地址线、数据线、存储器读(/oe)和写(/memw)控制线的连接如图2中所示,其译码电路译码得到的3组地址选择信号,d8000-d87ffh、d88000-d8fffh、d9000-d97ffh分别用来作为3路双口ram的片选信号。
(3) 避免两边对同一单元同时进行读/写操作
因为dsp和ipc对双口sram的读/写是随机的,在使用中有可能两边同时对sram的同一单元进行读写操作,从而引起读写数据的错误。cy7133两边有/busy信号,当两边器件同时访问同一存储单元时,信号/busy有效,表示有一个访问冲突发生。为了能够处理好访问冲突,如图3,/busyl信号接tms320f206的ready引脚,当ready为低,表示ipc已经在对cy7133的同一单元读或写,
测量单元的组成及其功能
测量单元是作为系统的高精度"标准表",要完成对交/直流电压、电流的多个电量测量,测量的精度小于0.05级,测量单元采取插卡式设计,直接插入ipc(工业控制微机)的isa总线中使用。本单元结构框图如图1所示。
其中:a/d转换器采用bb公司的ads7805,这是16-bit,转换频率可达100khz,的高精度转换器,芯片有28脚双排直插式或贴片式封装,转换结果16位并行输出,启动转换和读取上次转换的结果可以同时进行,用它完成变换后的电压、电流信号的a/d转换;双口ram采用cy7133-25,它是一个双边均16位数据位的2kbram,两边可以分别对片内的存储单元进行存取,在电路中分别受dsp和ipc的控制,以实现ipc和tms320f206之间的数据交换;过零比较用lm339,实现对交流v、i的过零检测,用于获取计算频率、相位差等数据的信号。
dsp采用的是ti公司的16-bit定点dsp tms320f206,运算速度40mips,是一种低功耗器件,采用了改进的哈佛结构,有1条程序总线和3条数据总线,流水线操作,有高度并行32-bit算术逻辑单元、16*16-bit并行硬件乘法器、片内存储器、片内外设和高度专业化的指令集,从而使该芯片速度高、操作灵活。片内资源还有:内部时钟发生器,可以对外接时钟源进行*1、*2、*4和/2来产生cpu时钟;片内有ram4.5k,flash32k,能够适合于许多工程应用,特别是32k flash作为程序存储器,给系统的设计和程序的调试带来很大方便;3个外部中断int1、int2、int;1个同步串口和一个异步串口;1个软件可编程定时器;jtag扫描仿真接口(ieee标准),用来实现在线仿真测试;具有4个独立可编程i/o脚(i/o0、i/o1、i/o2、i/o3),1个输出脚xf和1个输入脚/bio。
由于dsp的取指和执行能完全重叠运行,再加上多级流水线操作、专用的硬件乘法器、特殊的dsp指令和快速的指令周期等结构特点,使得其数字处理速度大大提高,这也为dsp和外部电路和器件的接口提出了一些新的要求和问题,在设计dsp应用系统时必须要认真考虑。
tms320f206和isa总线的接口
考虑到系统数据处理的适时性和相对独立性,tms320f206和ipc交换数据是通过双口sram实现,接口电路如图2所示。
这部分电路接口,主要需要考虑解决以下问题:
(1) dsp对双口sram的读/写控制
tms320f206的地址线a0-a10分别和cy7133的a0l-a10l直接相连,f206的16位数据线分别和cy7133的io l0-10直接相连。由于采用了快速双口sram,无需考虑为dsp加入等待状态,r//we直接接ram的r/w lu和r/w ll进行数据读写控制,cy7133的片选信号/cel由/ds和a15组合产生,由图可见tms320f206对cy7133的寻址范围为8000h-87ffh。测量单元用了3片tms320f206组成3路相同的测量电路对三相电路分别测量(图2中只画出1路)。
(2) ipc对双口sram的读/写控制
ipc通过isa总线对双口sram的读/写控制,直接用存储器寻址的方法进行读写。 isa总线有a0-a19根地址线,可以直接寻址00000-fffffh,其中c8000-effffh保留给用户,可以作为存储器的扩充设计使用。本电路ipc对双口sram的读/写控制中,地址线、数据线、存储器读(/oe)和写(/memw)控制线的连接如图2中所示,其译码电路译码得到的3组地址选择信号,d8000-d87ffh、d88000-d8fffh、d9000-d97ffh分别用来作为3路双口ram的片选信号。
(3) 避免两边对同一单元同时进行读/写操作
因为dsp和ipc对双口sram的读/写是随机的,在使用中有可能两边同时对sram的同一单元进行读写操作,从而引起读写数据的错误。cy7133两边有/busy信号,当两边器件同时访问同一存储单元时,信号/busy有效,表示有一个访问冲突发生。为了能够处理好访问冲突,如图3,/busyl信号接tms320f206的ready引脚,当ready为低,表示ipc已经在对cy7133的同一单元读或写,