摘要：讨论了pci主桥的应用和wishbone片上总线技术，详细介绍了基于wishbone总线的pci bridge核的功能、内部结构和操作方式。实验证明，在pci系统中使用pci bridge核进行开发设计，电路简洁，使用方便灵活。
关键词：pci主桥；wishbone片上总线；pci桥核
自ｐｃｉ协议问世以来，ｐｃｉ总线应用越来越广泛，现已成为事实上的计算机总线标准。随着ｐｃｉ应用和开发的深入，往往需要在复杂的ｐｃｉ系统中使用ｐｃｉ桥来完成设计工作，包括使用主／ｐｃｉ桥来完成整个系统的初始化配置过程。ｐｃｉ桥的使用已从传统的ｐｃ机领域拓展到更多的电子应用系统中。
１ ｐｃｉ主桥简介
在复杂的ｐｃｉ系统中，往往拥有不只一条ｐｃｉ总线。为了提高ｐｃｉ系统的负载能力，可用ｐｃｉ－ｐｃｉ桥把各条ｐｃｉ总线连接起来，同时在处理器总线与ｐｃｉ总线之间使用主／ｐｃｉ桥来完成总线转换，以形成完整的ｐｃｉ系统。常用的ｐｃｉ系统结构如图１所示。
系统上电时，主ｃｐｕ（处理器）对ｐｃｉ目标设备的初始化也称为配置访问。由于ｐｃｉ目标设备所定义的配置空间通常不在ｃｐｕ的存储器和ｉ／ｏ空间中，所以需要一种特殊的机制来执行配置访问。这种机制通常由主／ｐｃｉ桥来完成。配置软件在上电后能够扫描ｐｃｉ总线，以确定现有哪些ｐｃｉ设备，并根据它们的配置要求分别进行配置。配置完成后，各个ｐｃｉ目标设备就可以在ｐｃｉ总线控制器的协调仲裁下正常工作。
在ｐｃ兼容系统中，主／ｐｃｉ桥也称为北桥，用于连接主处理器总线和基础ｐｃｉ局部总线（第一级ｐｃｉ总线）。北桥芯片内通常集成有主存储器控制器，因此处理速度很快。南桥芯片内一般集成有ｉｄｅ控制器、ｕｓｂ和其它速度较慢的ｉ／ｏ控制器，因此处理速度相对较慢。南北桥构成芯片组。
２ wishbone片上总线技术
片上系统ｓｏｃ（ｓｙｓｔｅｍ－ｏｎ－ｃｈｉｐ）技术近两年发展迅速，越来越多的厂商开始开发自己的ｉｐ核，然后提供给系统集成者。而各厂商采用自己定义的ｉｐ核接口规范来开发产品，使得系统集成成为一个棘手的问题。为了提供ｉｐ核的可重用性，实现众多厂商ｉｐ核的有效互连，片上总线ｏｃｂ（ｏｎ－ｃｈｉｐ－ｂｕｓ）技术就应运而生了。目前在ｓｏｃ领域较有影响的三种片上总线标准为：ｉｂｍ公司的ｃｏｒｅ-ｃｏｎｎｅｃｔ、ａｒｍ公司的ａｍｂａ和ｓｉｌｉｃｏｒｅｃｏｒｐ公司的ｗｉｓｈｂｏｎｅ总线。其中ｗｉｓｈｂｏｎｅ总线已经被全球最大的开放ｉｐ组织（ｏｐｅｎｃｏｒｅｓ）列为主要支持的ｓｏｃ内部互连总线协议。遵循ｗｉｓｈｂｏｎｅ总线协议的ｉｐ核可以很快有效地集成到ｓｏｃ中。目前，ｏｐｅｎｃｏｒｅｓ上很多开放的ｉｐ核接口都采用ｗｉｓｈｂｏｎｅ总线设计。而且越来越多的ｉｐ核商用厂商也宣布支持ｗｉｓｈ-ｂｏｎｅ总线协议。
ｗｉｓｈｂｏｎｅ总线最大的特点是结构简单灵活，需要逻辑门少；同时完全免费、完全公开。ｗｉｓｈｂｏｎｅ规范支持完整的普通数据传输协议，包括单个读写周期、块传输等。数据总线宽度为８～６４位（宽度仍然可以扩展），地址总线可以达到６４位；最快时一个时钟周期就可进行一次数据传输；支持握手协议，速率可以调整；支持出错重试等。在ｗｉｓｈｂｏｎｅ总线规范中，可使用ｍａｓｔｅｒ／ｓｌａｖｅ结构实现非常灵活的系统设计。ｍａｓｔｅｒ和ｓｌａｖｅ有四种互连方式，分别为：点对点、数据流、共享总线和交叉互连。其中点对点方式是连接一个ｍａｓｔｅｒ和一个ｓｌａｖｅ最简单的方式，使用起来非常方便。图２给出了采用点对点互连方式的ｗｉｓｈｂｏｎｅ主／从接口图。其中ｓｙｓｃｏｎ为产生ｒｓｔ复位和ｃｌｋ时钟信号的模块，ｔａｇｎ为用户自定义信号。
ｗｉｓｈｂｏｎｅ 在ｍａｓｔｅｒ和ｓｌａｖｅ之间使用的握手协议如图３所示。当准备好传输数据时ｍａｓｔｅｒ使ｓｔｂ ｏ信号有效，ｓｔｂ ｏ状态将一直保持到ｓｌａｖｅ的结束信号
基于wishbone片上总线的pci bridge核的研究和应
[日期：2005-8-8] 来源：国外电子元器件 作者：徐江丰 李 松 张 涌 [字体：大 中 小]
摘要：讨论了pci主桥的应用和wishbone片上总线技术，详细介绍了基于wishbone总线的pci bridge核的功能、内部结构和操作方式。实验证明，在pci系统中使用pci bridge核进行开发设计，电路简洁，使用方便灵活。
关键词：pci主桥；wishbone片上总线；pci桥核
自ｐｃｉ协议问世以来，ｐｃｉ总线应用越来越广泛，现已成为事实上的计算机总线标准。随着ｐｃｉ应用和开发的深入，往往需要在复杂的ｐｃｉ系统中使用ｐｃｉ桥来完成设计工作，包括使用主／ｐｃｉ桥来完成整个系统的初始化配置过程。ｐｃｉ桥的使用已从传统的ｐｃ机领域拓展到更多的电子应用系统中。
１ ｐｃｉ主桥简介
在复杂的ｐｃｉ系统中，往往拥有不只一条ｐｃｉ总线。为了提高ｐｃｉ系统的负载能力，可用ｐｃｉ－ｐｃｉ桥把各条ｐｃｉ总线连接起来，同时在处理器总线与ｐｃｉ总线之间使用主／ｐｃｉ桥来完成总线转换，以形成完整的ｐｃｉ系统。常用的ｐｃｉ系统结构如图１所示。
系统上电时，主ｃｐｕ（处理器）对ｐｃｉ目标设备的初始化也称为配置访问。由于ｐｃｉ目标设备所定义的配置空间通常不在ｃｐｕ的存储器和ｉ／ｏ空间中，所以需要一种特殊的机制来执行配置访问。这种机制通常由主／ｐｃｉ桥来完成。配置软件在上电后能够扫描ｐｃｉ总线，以确定现有哪些ｐｃｉ设备，并根据它们的配置要求分别进行配置。配置完成后，各个ｐｃｉ目标设备就可以在ｐｃｉ总线控制器的协调仲裁下正常工作。
在ｐｃ兼容系统中，主／ｐｃｉ桥也称为北桥，用于连接主处理器总线和基础ｐｃｉ局部总线（第一级ｐｃｉ总线）。北桥芯片内通常集成有主存储器控制器，因此处理速度很快。南桥芯片内一般集成有ｉｄｅ控制器、ｕｓｂ和其它速度较慢的ｉ／ｏ控制器，因此处理速度相对较慢。南北桥构成芯片组。
２ wishbone片上总线技术
片上系统ｓｏｃ（ｓｙｓｔｅｍ－ｏｎ－ｃｈｉｐ）技术近两年发展迅速，越来越多的厂商开始开发自己的ｉｐ核，然后提供给系统集成者。而各厂商采用自己定义的ｉｐ核接口规范来开发产品，使得系统集成成为一个棘手的问题。为了提供ｉｐ核的可重用性，实现众多厂商ｉｐ核的有效互连，片上总线ｏｃｂ（ｏｎ－ｃｈｉｐ－ｂｕｓ）技术就应运而生了。目前在ｓｏｃ领域较有影响的三种片上总线标准为：ｉｂｍ公司的ｃｏｒｅ-ｃｏｎｎｅｃｔ、ａｒｍ公司的ａｍｂａ和ｓｉｌｉｃｏｒｅｃｏｒｐ公司的ｗｉｓｈｂｏｎｅ总线。其中ｗｉｓｈｂｏｎｅ总线已经被全球最大的开放ｉｐ组织（ｏｐｅｎｃｏｒｅｓ）列为主要支持的ｓｏｃ内部互连总线协议。遵循ｗｉｓｈｂｏｎｅ总线协议的ｉｐ核可以很快有效地集成到ｓｏｃ中。目前，ｏｐｅｎｃｏｒｅｓ上很多开放的ｉｐ核接口都采用ｗｉｓｈｂｏｎｅ总线设计。而且越来越多的ｉｐ核商用厂商也宣布支持ｗｉｓｈ-ｂｏｎｅ总线协议。
ｗｉｓｈｂｏｎｅ总线最大的特点是结构简单灵活，需要逻辑门少；同时完全免费、完全公开。ｗｉｓｈｂｏｎｅ规范支持完整的普通数据传输协议，包括单个读写周期、块传输等。数据总线宽度为８～６４位（宽度仍然可以扩展），地址总线可以达到６４位；最快时一个时钟周期就可进行一次数据传输；支持握手协议，速率可以调整；支持出错重试等。在ｗｉｓｈｂｏｎｅ总线规范中，可使用ｍａｓｔｅｒ／ｓｌａｖｅ结构实现非常灵活的系统设计。ｍａｓｔｅｒ和ｓｌａｖｅ有四种互连方式，分别为：点对点、数据流、共享总线和交叉互连。其中点对点方式是连接一个ｍａｓｔｅｒ和一个ｓｌａｖｅ最简单的方式，使用起来非常方便。图２给出了采用点对点互连方式的ｗｉｓｈｂｏｎｅ主／从接口图。其中ｓｙｓｃｏｎ为产生ｒｓｔ复位和ｃｌｋ时钟信号的模块，ｔａｇｎ为用户自定义信号。
ｗｉｓｈｂｏｎｅ 在ｍａｓｔｅｒ和ｓｌａｖｅ之间使用的握手协议如图３所示。当准备好传输数据时ｍａｓｔｅｒ使ｓｔｂ ｏ信号有效，ｓｔｂ ｏ状态将一直保持到ｓｌａｖｅ的结束信号
公网安备44030402000607
