基于PCI总线的双DSP系统及WDM驱动程序设计

发布时间:2008/6/3 0:00:00 访问次数:408

摘要：介绍了pci总线控制芯片pci2040的功能及内部结构，分析了基于pci总线的双dsp通信的硬件结构及实现方法，并描述了利用windows2000 ddk开发wdm设备驱动程序的方法及pci双dsp通信驱动程序主要模块的设计方法和编程注意要点。

关键词：pci总线　pci2040　dsp　ddk wdm

ti公司专门推出了pci2040桥芯片是专门针对pci总线和dsp接口用的，本文利用它和dsp来处理视频信号，并用双端口ram实现dsp之间的数据传输。

1 硬件设计

1.1 pci总线控制芯片pci2040

pci总线是一种不依附于某个具体处理器的局部总线，它支持32位或64位的总线宽度，频率通常是33mhz，目前最快的pci2.0总线工作频率是66mhz。工作在33mhz、32位时，理论上最大数据传输速率能达到133mb/s。它支持猝发工作方式，提高了传输速度，支持即插即用，pci部件和驱动程序可以在各种不同的平台上运行[1]。

实现pci总线协议一般有两种方法，一是用fpga设计实现，但pci协议比较复杂，因此难度较大；二是采用pci总线控制芯片，如amcc公司的s5933、plx公司的pci9080等通用的pci接口芯片。ti公司专门推出了针对pci总线和dsp接口的芯片pci2040[2]，它不但实现了pci总线控制的功能，而且提供了和dsp芯片无缝的接口，因而大大简化了系统设计的复杂度并缩短了开发时间。

pci2040是一个pci-dsp桥接器件，它提供了pci局部总线和tms320c54x 8位主机接口(hpi)与tms320c6x 16位主机接口的无缝连接。一片pci2040最多能同时挂接4片dsp芯片。同时，它还提供了一个串行eeprom接口，一个通用输入输出接口(gpio)和一个16位通用总线接口(为ti jtag测试总线控制器提供接口)[2]。pci2040只能作为pci目标设备使用，不能作为pci主设备使用；它只支持单字的读写，不能提供dma操作。pci2040能够兼容3.3v和5v信号环境系统中的3.3v和5v信号可以直接从pci插槽中获得。

pci2040和tms320c6201的接口如图1所示。

1.2 pci2040寄存器说明

pci2040桥256字节的配置头如图2所示，hpi csr 基地址、控制空间基地址(control space base address)值都是系统自动分配的。所有的pnp器件都是如此它将控制空间映射到主机内存，映射的空间大小为32kb。4片dsp芯片的选择是通过解码pci_ad14、pci_ad13来实现的，其对应关系如表1所示。而dsp hpi寄存器的地址则是由pci_ad12和pci_ad11来决定的，其对应关系如表2所示。

图1 pci2040和tms320c6201的接口

表1 dsp选择