freescale系列的mcu大部分都存在一个spi模块，它是一个同步串行外围接口，允许mcu与各种外周设备以串行方式进行通信。

　　目前，freescale系列的大多数单片机总线不能外部加以扩展，当片内i／o或者存储器不能满足需求时，可以使用spi来扩展各种接口芯片。这是一种最方便的free-scale系列单片机系统扩展方法。

　　spi系统主机最高频率=主机总线频率／2，从机最高频率=从机总线频率，即硬件体系决定了spi的最高工作频率。如何在硬件体系结构已定的情况下，使i/o或存储器数据传输效率最高，成为spi使用的一个关键问题。

　　1 同步串行传输spi结构及常规操作

　　对freescale同步串行传输体系来说，一般有两种操作模式：

　　①利用中断通知已经传输结束，或者接收完成；

　　②采用轮询方式，读取相应寄存器位置，判断传输是否完成。

　　2 常规操作中的时间浪费

　　当cpu向spi数据寄存器中写入

1字节数据后，必须等待，直至spi模块通知传输结束，才能写入下一个字节。这是由于spi数据模块由两部分构成：一部分是数据寄存器；另一部分是移位寄存器。当cpu向spi数据寄存器写入1字节后，spi模块需要将8位数据传入移位寄存器，在每个spi时钟周期内传出1位数据。由于采样的原因，spi的最大速率=bus_clk／2，所以当cpu向spi写入一个8位数据后，必须等待8×2的时间单位，用于移位寄存器将数据串行输出。在该等待时间内，spi模块处于工作状态，而cpu则处于等待状态。

　　3 spi操作的一种优化设计

　　根据第2节的分析可以得出，常规spi操作中的时间浪费在于——移位寄存器将数据串行传输时，cpu完全处于等待状态。如何利用这个等待时间，就是提高spi系统效率的关键所在。

　　从上面这段程序可以很清楚地看到，程序将在①处等待，直至移位寄存器将数据传输完毕。等待时间为8个spi时钟周期，如果采用最高速度1／2总线时钟，那么总共需要等待16个总线时钟。如果能将程序进行一定调整，将一些操作转移到需要等待的这个时间段内，那么可以避免全部或者部分的浪费。①处的操作需要5个总线周期，实际可以利用的时间为11个总线时钟。考虑到汇编中将数据传送到数据寄存器的操作，实际是由两部分构成：第一步，将数据读入a寄存器；第二步，将a寄存器中的值存入spid数据寄存器中。在freescale的单片机指令集中，将数据存入a寄存器消耗4个总线周期；incx需要一个总线周期；判断数据是否为空的cpx指令需要3个时钟周期；决定是否退出循环beq需要3个总线周期。将这4个操作转移到等待的时间内，那么等待数据从移位寄存器移出的时间被合理地利用，从而使得传输速度达到最高。

　　4 优化后的spi操作与常规spi操作比较

　　利用agilent 54622d对主设备为mc9s08gb60，从设备为mcl3192的spi传输采样。其中，mc9s08gb60总线速度为4 mbps，spi传输率为1 mbps；图3中示波器每格是2μs，而图4中每格为5μs。一次spi数据传输3字节，比较两图，可以很清楚地看到：采用传统方式的spi操作，在每个字节数据之间的停留时间甚至超过自身传输时间；而改进后的spi传输，每个字节之间几乎不存在等待时间。

　　结语

　　这种改进，从本质上来说，是根据spi系统自身的特性，调整、优化软件操作结构，使系统在不改变硬件的条件下，提高工作效率。