法国高新企业arteris公司日前公布了一种可取代传统片上总线系统的新型解决方案，即可适应当今许多复杂单片系统(soc)设计所采用的多个异步时钟的片上网络(noc)系统。

noc解决方案为片上通信提供了一种全新的联网手段，据称其性能大约为传统总线系统的三倍。soc解决方案可与专用片上总线架构及商用片上总线——如arm公司的amba（高级微控制器总线架构）及sonic公司的siliconbackplane等相媲美。

arteris公司营销副总裁philippemartin称，noc解决方案将联网概念运用于片上通信。与利用网络来连接多台计算机的方法相类似的是，noc解决方案将多个分布式系统（例如ip块及功能集等）连在一起，从而能减少迹线数量并因此而减少设计中的延时。martin说：“过去几年，人们对noc进行了相当多的研究，但大部分是学术性研究，而现在我们能提供商用产品。”该产品包括danubenocip库、用于得出noc架构的nocexplorer，以及用于生成systemc及可综合verilog与vhdl的noccompiler。

martin表示，noc解决方案的目标针对采用异步设计方法（即在一块芯片上采用多个时钟及数百个ip块）的设计。鉴于此，arteris公司开发出专用的片上以及基于分组的nttp（noc处理与传输协议）。而由网络接口单元(niu)、数据包传输单元及物理链路组成的danube库，则包含用于执行这种协议的必要元素。芯片架构师可用nocexplorer工具来进行noc拓扑建模，并得出一种noc架构。nocexplorer用户可用一种称为gals（全局异步、局部同步）的方法来指定一组同步逻辑。该工具利用niu将noc与采用片上插口标准——例如ambaahb（高级高性能总线）、ambaaxi（高级可扩展接口）及ocp（开放式内核协议）2.0版等的内核相连。danube库中的开关控制着集群间的同步链接，而库中的gals则控制着异步链接。nocexplorer利用一个数据流仿真引擎来对系统行为进行建模。

在芯片架构师得出用于其设计的最佳noc配置后，就可用noccompiler来生成可综合的verilog、vhdl或systemc，以便用传统ic设计流来完成设计。noccompiler拥有规则检查功能，以确保多个版本间的设计一致性。此外，它还能在预综合阶段估计电路面积。它能生成配置noc单元的数据表格，包括一张寄存器映射表。noc利用artisan库和现成的eda工具在90nmtsmc硅工艺上达到了750mhz的工作频率。noc解决方案的起价为35万美元。