1 引言

随着soc时代的到来，无论是芯片的复杂度还是规模都给集成电路设计者带来了巨大的挑战，而更大的困难却在于他们如何能够快速、精确地将各个ip应用到自己的设计当中。而正是由于各种ip、模块的大量应用，对设计中所需的ip、模块进行仿真、验证并能快速地将各个模块整合在一起，关键在于：soc不仅包含大规模的数字模块、而且包含同样至关重要的模拟ip，数字模块可以通过硬件描述语言verilog或vhdl来进行行为描述，而模拟ip如若仍沿用晶体管级的仿真策略，就会成为整个soc的仿真、验证的瓶颈。

本文结合了top－down以及down－top的设计思路^[1]，并以100mhz锁相环（pll）为参考设计，基于模拟电路描述语言verilog－a^[2]，对组成该款电荷泵锁相环的各个模块进行了分析，并分别抽取出对模块、和pll整体性能有影响的关键参数，将其加入到行为级模型中，从而建立了精确的pll各模块和pll系统的行为级模型。通过采用混合仿真、设计的方法，不仅可以在设计初期能对系统各个模块进行较为理想的行为级建模，从而建立系统级的理想模型，而且还可以在设计过程中根据晶体管级仿真的结果，随时对各个模块的行为级模型中关键参数进行修正，从而保证了所建立的模型能够精确地表征晶体管级电路的行为，文章对行为级和晶体管级两种方式建立的pll进行了仿真和对比。

2 非理想模型的建立

如图1所示，锁相环（pll）包括鉴频鉴相器（pfd）、电荷泵（cp）、低通滤波器（lp）、压控振荡器（vco）以及分频器（divider）模块，其基本工作原理见文献[3]，[4]。鉴频鉴相器（pfd）检测f_ref与f_b的位相差，产生up和dn脉冲信号，控制电荷泵（cp）对滤波器（lp）进行充、放电，其充、放电时间正比于up和dn信号的脉冲宽度，滤波器输出v_ctrl为压控振荡器输出信号f_vco频率的控制电压，f_vco经分频器（div）n分频后作为pfd的一个输入信号f_b。

2.1 鉴频鉴相器（pfd）

如图2所示，作为数字单元的pfd模块，其工作过程主要是在四种状态之间进行转换，{up＝0，dn＝0}，{up＝1，dn＝0}，

{up＝1，dn＝1}，{up＝0，dn＝1}，其中up和dn均为“1”的状态为暂态，其维持时间取决于pfd的复位延迟单元的延时，延迟时间对于消除死区至关重要^[5]，所以模型中需要包含复位延迟的参数（t_rd）。另外信号up，dn的上升，延迟、下降时间的不匹配也会引起pll锁定状态下的抖动，故而模型中需要考虑在内。通过以上分析，所建立的非理想pfd行为级模型如下（由于篇幅关系，以下各模块的行为模型仅给出主要部分，“＃”代表该部分省略，“＊＊”代表可调整参数）：

2.2 电荷泵（cp）、滤波器（lp）

电荷泵、滤波器结构如图3所示，电荷泵中，信号up为高时，电流源以i_source为滤波器（lp）充电，信号dn为高时，电流源以isink对滤波器（lp）放电，理想情况是：i_source＝i_sink，而且其值为定值：s₁，s₂的开启阈值v_th1＝v_th2。而实际情况则是：不仅电流源i_source和i_sink之间存在不匹配，而且i_source、i_sink还受到v_ctrl大小的影响，另外s₁、s₂的开启阈值v_th1＝v_th2也不会精确成立。

本设计采用了如图3所示，二阶低通滤波器结构，其传输函数为：

h_1p（s）＝（sr₁c₁＋1）/s（sc₁c₂r₁＋c₁＋c₂）（1）

式（1）中，c₂通常取c₁/5－c₁/10^[4]，模型中采用了分子分母形式的laplace变换滤波器^[2]。

1 引言 随着soc时代的到来，无论是芯片的复杂度还是规模都给集成电路设计者带来了巨大的挑战，而更大的困难却在于他们如何能够快速、精确地将各个ip应用到自己的设计当中。而正是由于各种ip、模块的大量应用，对设计中所需的ip、模块进行仿真、验证并能快速地将各个模块整合在一起，关键在于：soc不仅包含大规模的数字模块、而且包含同样至关重要的模拟ip，数字模块可以通过硬件描述语言verilog或vhdl来进行行为描述，而模拟ip如若仍沿用晶体管级的仿真策略，就会成为整个soc的仿真、验证的瓶颈。 本文结合了top－down以及down－top的设计思路[1]，并以100mhz锁相环（pll）为参考设计，基于模拟电路描述语言verilog－a[2]，对组成该款电荷泵锁相环的各个模块进行了分析，并分别抽取出对模块、和pll整体性能有影响的关键参数，将其加入到行为级模型中，从而建立了精确的pll各模块和pll系统的行为级模型。通过采用混合仿真、设计的方法，不仅可以在设计初期能对系统各个模块进行较为理想的行为级建模，从而建立系统级的理想模型，而且还可以在设计过程中根据晶体管级仿真的结果，随时对各个模块的行为级模型中关键参数进行修正，从而保证了所建立的模型能够精确地表征晶体管级电路的行为，文章对行为级和晶体管级两种方式建立的pll进行了仿真和对比。 2 非理想模型的建立 如图1所示，锁相环（pll）包括鉴频鉴相器（pfd）、电荷泵（cp）、低通滤波器（lp）、压控振荡器（vco）以及分频器（divider）模块，其基本工作原理见文献[3]，[4]。鉴频鉴相器（pfd）检测fref与fb的位相差，产生up和dn脉冲信号，控制电荷泵（cp）对滤波器（lp）进行充、放电，其充、放电时间正比于up和dn信号的脉冲宽度，滤波器输出vctrl为压控振荡器输出信号fvco频率的控制电压，fvco经分频器（div）n分频后作为pfd的一个输入信号fb。 2.1 鉴频鉴相器（pfd） 如图2所示，作为数字单元的pfd模块，其工作过程主要是在四种状态之间进行转换，{up＝0，dn＝0}，{up＝1，dn＝0}， {up＝1，dn＝1}，{up＝0，dn＝1}，其中up和dn均为“1”的状态为暂态，其维持时间取决于pfd的复位延迟单元的延时，延迟时间对于消除死区至关重要[5]，所以模型中需要包含复位延迟的参数（t_rd）。另外信号up，dn的上升，延迟、下降时间的不匹配也会引起pll锁定状态下的抖动，故而模型中需要考虑在内。通过以上分析，所建立的非理想pfd行为级模型如下（由于篇幅关系，以下各模块的行为模型仅给出主要部分，“＃”代表该部分省略，“＊＊”代表可调整参数）： 2.2 电荷泵（cp）、滤波器（lp） 电荷泵、滤波器结构如图3所示，电荷泵中，信号up为高时，电流源以isource为滤波器（lp）充电，信号dn为高时，电流源以isink对滤波器（lp）放电，理想情况是：isource＝isink，而且其值为定值：s1，s2的开启阈值vth1＝vth2。而实际情况则是：不仅电流源isource和isink之间存在不匹配，而且isource、isink还受到vctrl大小的影响，另外s1、s2的开启阈值vth1＝vth2也不会精确成立。 本设计采用了如图3所示，二阶低通滤波器结构，其传输函数为： h1p（s）＝（sr1c1＋1）/s（sc1c2r1＋c1＋c2）（1） 式（1）中，c2通常取c1/5－c1/10[4]，模型中采用了分子分母形式的laplace变换滤波器[2]。 < 上一篇：智能无线通讯在促进汽车安全应用中的作用 上一篇：在MAXQ3120上实现CODEC应用 相关技术资料 6-28新一代骁龙8系列旗舰芯片应用研究 6-28有源高通滤波器(RC4558DN)应用详解 6-28​WTC6216触摸式按键设计应用探究 6-28中嵌入式存储器ASIC和SoC设计特点优势 6-2816V、8A Silent Switcher μModule稳压器 6-28​集成匹配滤波芯片​STM32WL33 6-27高效率2.5KW空调电源​ICE3PCS01G 6-27PFC 控制与电流模式 LLC 二合一数字控制器 6-27​电感单片降压开关模式变换器​MPM3812C 6-27​隔离式、双输入半桥栅极驱动器应用探究 6-27STEVAL-ROBKIT1机器人应用方案 6-27​集成电流到电压转换和模数 (A/D) 转换 相关IC型号 热门点击 基于CD22103的AMI/HDB3编译码电 电力载波芯片ST7538及其应用 变电所设计中接地变、消弧线圈及自动补偿装置的 RF模块中微带线的设计及实现 Verilog HDL 中三种建模方式 基于E-PHEMT的LNA电路的设计 基于多线程TCP端口扫描的实现与应用 无源RFID中密勒码编解码技术与实现 千兆以太网交换芯片BCM5690及其在交换整 MSP430与PC机的远程通信及液晶显示   推荐技术资料 耳机的焊接     整机电路简单，用洞洞板搭线比较方便。EM8621实际采... [详细] 新一代骁龙8系列旗舰芯片应用研究 有源高通滤波器(RC4558DN)应用详解 ​WTC6216触摸式按键设计应 中嵌入式存储器ASIC和SoC设计特点优势 16V、8A Silent Switcher ​集成匹配滤波芯片​ 多媒体协处理器SM501在嵌入式系统中的应用 基于IEEE802.11b的EPA温度变送器 QUICCEngine新引擎推动IP网络革新 SoC面世八年后的产业机遇 MPC8xx系列处理器的嵌入式系统电源设计 dsPIC及其在交流变频调速中的应用研究 版权所有:51dzw.COM 深圳服务热线：13751165337  13692101218 粤ICP备09112631号-6(miitbeian.gov.cn) 公网安备44030402000607 深圳市碧威特网络技术有限公司 付款方式 把51电子网设为首页      把51电子网加入收藏夹      给51电子网投诉建议 关于我们| 会员收费标准| 广告服务| 招贤纳士| 付款方式| 友情链接| 网站地图| 联系我们| 免责声明| 库存上载：service@51dzw.com 　　 版权所有:51dzw.COM 粤ICP备09112631号-6(miitbeian.gov.cn) 服务热线(深圳)：13751165337 13692101218 传真：0755-83035052 投诉电话:0755-83030533  复制成功！