系统级集成软件显著缩短产品面市时间
发布时间:2008/5/29 0:00:00 访问次数:551
fpslic缩短开发周期
目前很多公司推出的soc基于很大的fpga,但atmel找到了一个更有效的途径来解决此问题。在最新推出的fpslic (field programmable system level ic)里有五千到四万门以sram为主的fpga、326000bits的程序和数据sram、一个25m的快速8位avr单片机,和几个不同的但很受欢迎的外围设备。此构想的主要原因是为了提供一个既方便又好用的soc。它不仅可以缩短产品上市时间,更可以降低成本,减少设计上一些不必要的麻烦。
图1 系统设计软件-fpga、单片机和同步仿真软件
全部都在一个窗口里
图2 同步仿真显著的减少产品面市时间
系统级集成软件提升fpslic性能
很多设计问题不单纯是简单的硬件或软件的问题,真正的问题所在往往是在把它们整合在一起的时候才会被发现。当运行单片机指令、诊断硬件和器件接触时可发现大部分的问题在硬件和软件的接触界面上,只有专门的软件才可以减少漫长的硬件开发和系统级集成的时间。atmel提供的系统设计软件如图1所示。
同步仿真
atmel系统设计软件的同步仿真结合软件和硬件提供设计者已熟悉的开发环境。同步仿真不仅可以提前把软件集成,这可以给fpslic设计带来以下帮助:
?使软件开发和硬件开发同时进行;
?降低重复修板的次数;
?提前发现和修正硬件和软件的接口问题;
?给设计者时间去探索其他在硬件和软件上的分配;
?减少物理实现后在实验室里的整合时间。
这些优势结合起来带给设计者更多的设计特色,并能缩短设计流程,加速产品上市时间(见图2)。
在系统设计软件里以同步仿真软件为主,atmel和mentor graphics合作开发的同步仿真软件可以使得单片机、fpga和sram同时在计算机上进行仿真。硬件描述语言(vhdl或verilog)通过综合验证后可以用硬件仿真的软件来实现仿真的功能(系统设计软件里有modelsim或任何一个支持atmel产品的硬件仿真软件即可),其软件程序代码(assembly或c语言)不仅可以用avr studio来仿真,也可以逐步作指令集仿真。同步仿真软件提供软件和硬件仿真的信息交流,支持单片机外围设备和数据库,且附加的功能(如外加的系统器件或通信接口)也可以很容易的形成,工程师在计算机里就可以进行系统级集成电路的设计和修改。
提供调试设计功能
除了同步仿真软件以外,在系统设计软件里还有其他的软件可以帮助设计者完成系统级集成,然而这些软件更注重于调试设计功能,hdlplanner和easyplanner是以硬件描述语言 (vhdl和verilog) 为主的软件,它们不仅可以快速的帮助设计者完成程序,更有完善的功能可以缩短设计时间。hdlplanner采用标准hdl模板,可以快速的完成代码编辑,其功能有语法纠正模板、上下文加亮、集成用户定义的元件等,通过和宏产生器相互连接,可以直接产生ip。easyplanner 是以画图和代码合并的方式来帮助设计的,设计者通过点击选择想要的逻辑或功能,就可以直接产生相对应的器件描述语言。此外,easyplanner也支持宏产生器,可以直接将所选择的逻辑进行布局布线,而且布局布线后有信息窗口打开,在里面可以看到其大小、速度、功耗等信息,设计者可以拿这些资料来评估此逻辑的适用度。
atmel修改标准软件
支持fpslic设计
atmel修改了两个标准软件以支持fpslic设计。在fpslic的fpga部分是用atmel的ids (integrated development system)来进行布局布线的,因此这一部分和原本fpga软件相同,从而可以让使用者很容易的熟悉软件环境,其功能包括:
?85%以上的自动布线工具
?层次化阅览器
?结构映射
?底层规划
?增量式设计
?输出vhdl/verilog 网表
?支持反向注释
?帮助
?支持所有fpslic器件
它的另外一个软件为avr studio 和 iss (instruction set simulator),atmel把原有的avr studio加以修改以支持fpslic。avr studio软件可以用来控制仿真,它会把“c”语言编辑的程序(用第三方编辑软件,如iar、 imagecraft、codevision或gcc)和/或原始代码(如assembly)在其窗口里打开并进行仿真。在仿真过程中通用寄存器、存储器、外围设备、状态寄存器和代码都会一步一步的仿真并进行检查,其功能包含断点设定、寄存器和数据更改等功能。
而且,atmel在系统设计软件里设有软件流程的标志,使用者在任何一个阶段都可以
fpslic缩短开发周期
目前很多公司推出的soc基于很大的fpga,但atmel找到了一个更有效的途径来解决此问题。在最新推出的fpslic (field programmable system level ic)里有五千到四万门以sram为主的fpga、326000bits的程序和数据sram、一个25m的快速8位avr单片机,和几个不同的但很受欢迎的外围设备。此构想的主要原因是为了提供一个既方便又好用的soc。它不仅可以缩短产品上市时间,更可以降低成本,减少设计上一些不必要的麻烦。
图1 系统设计软件-fpga、单片机和同步仿真软件
全部都在一个窗口里
图2 同步仿真显著的减少产品面市时间
系统级集成软件提升fpslic性能
很多设计问题不单纯是简单的硬件或软件的问题,真正的问题所在往往是在把它们整合在一起的时候才会被发现。当运行单片机指令、诊断硬件和器件接触时可发现大部分的问题在硬件和软件的接触界面上,只有专门的软件才可以减少漫长的硬件开发和系统级集成的时间。atmel提供的系统设计软件如图1所示。
同步仿真
atmel系统设计软件的同步仿真结合软件和硬件提供设计者已熟悉的开发环境。同步仿真不仅可以提前把软件集成,这可以给fpslic设计带来以下帮助:
?使软件开发和硬件开发同时进行;
?降低重复修板的次数;
?提前发现和修正硬件和软件的接口问题;
?给设计者时间去探索其他在硬件和软件上的分配;
?减少物理实现后在实验室里的整合时间。
这些优势结合起来带给设计者更多的设计特色,并能缩短设计流程,加速产品上市时间(见图2)。
在系统设计软件里以同步仿真软件为主,atmel和mentor graphics合作开发的同步仿真软件可以使得单片机、fpga和sram同时在计算机上进行仿真。硬件描述语言(vhdl或verilog)通过综合验证后可以用硬件仿真的软件来实现仿真的功能(系统设计软件里有modelsim或任何一个支持atmel产品的硬件仿真软件即可),其软件程序代码(assembly或c语言)不仅可以用avr studio来仿真,也可以逐步作指令集仿真。同步仿真软件提供软件和硬件仿真的信息交流,支持单片机外围设备和数据库,且附加的功能(如外加的系统器件或通信接口)也可以很容易的形成,工程师在计算机里就可以进行系统级集成电路的设计和修改。
提供调试设计功能
除了同步仿真软件以外,在系统设计软件里还有其他的软件可以帮助设计者完成系统级集成,然而这些软件更注重于调试设计功能,hdlplanner和easyplanner是以硬件描述语言 (vhdl和verilog) 为主的软件,它们不仅可以快速的帮助设计者完成程序,更有完善的功能可以缩短设计时间。hdlplanner采用标准hdl模板,可以快速的完成代码编辑,其功能有语法纠正模板、上下文加亮、集成用户定义的元件等,通过和宏产生器相互连接,可以直接产生ip。easyplanner 是以画图和代码合并的方式来帮助设计的,设计者通过点击选择想要的逻辑或功能,就可以直接产生相对应的器件描述语言。此外,easyplanner也支持宏产生器,可以直接将所选择的逻辑进行布局布线,而且布局布线后有信息窗口打开,在里面可以看到其大小、速度、功耗等信息,设计者可以拿这些资料来评估此逻辑的适用度。
atmel修改标准软件
支持fpslic设计
atmel修改了两个标准软件以支持fpslic设计。在fpslic的fpga部分是用atmel的ids (integrated development system)来进行布局布线的,因此这一部分和原本fpga软件相同,从而可以让使用者很容易的熟悉软件环境,其功能包括:
?85%以上的自动布线工具
?层次化阅览器
?结构映射
?底层规划
?增量式设计
?输出vhdl/verilog 网表
?支持反向注释
?帮助
?支持所有fpslic器件
它的另外一个软件为avr studio 和 iss (instruction set simulator),atmel把原有的avr studio加以修改以支持fpslic。avr studio软件可以用来控制仿真,它会把“c”语言编辑的程序(用第三方编辑软件,如iar、 imagecraft、codevision或gcc)和/或原始代码(如assembly)在其窗口里打开并进行仿真。在仿真过程中通用寄存器、存储器、外围设备、状态寄存器和代码都会一步一步的仿真并进行检查,其功能包含断点设定、寄存器和数据更改等功能。
而且,atmel在系统设计软件里设有软件流程的标志,使用者在任何一个阶段都可以