maxim integrated products(美信)推出业界第一款可提供全运营级时钟同步的ic ds3104，适用于新型同步以太网(synce)线卡以及sonet/sdh/synce混合线卡。这一新型线卡时钟ic采用maxim经过验证的基于dsp的数字pll(dpll)技术(首先用于高度集成的ds3100单片ic时钟卡)，适合于下一代电信系统。

ds3104的关键创新之处在于包含了两路独立的dpll，可以实现以太网时钟速率和sonet/sdh速率之间的双向频率转换，并且完全支持1g、10g以及100m以太网mii时钟速率。应用范围包括多种有线和无线系统(包括adm、数字交叉连接、运营级交换机和路由器、无线基站、dslam和多服务器接入节点)的线卡以及其他子系统。

架构概述

ds3104持续监视多达八路输入时钟。内置的基准选择逻辑自动确定最高优先级，分别使能两路dpll的输入时钟。

主dpll通常由双冗余时钟卡获取系统时钟(例如，19.44mhz)，同时监视两路时钟卡，选取并锁定，从而在线卡上将其同步至所需的各种时钟(例如，1g synce发送器的125mhz)。主dpll还具有无过冲切换以及线卡所需的保持功能。次dpll通常用于转换已恢复线卡时钟(例如，1g synce接收器的125mhz)至合适的背板线路时钟(例如，19.44mhz)，并送到两路系统时钟卡。各个dpll紧跟着时钟倍频器、抖动抑制apll以及分频器，可向七路输出时钟提供多种时钟频率。

技术细节

ds3104具有非常灵活的时钟i/o功能。器件可提供八路时钟输入，并且各路输入均可以被分配到两路内部dpll中的任意一个。器件持续监控所有输入的品质，并且可以根据配置的标准自动筛选。其中四路时钟输入为cmos/ttl；其他四路为lvds/lvpecl或cmos/ttl。8路时钟输入可接收所有常见电信时钟速率，包括2khz、8khz、ds1、e1、ds2、ds3、e3、oc-3nx19.44mhz，以及全部以太网mii时钟速率(包括25mhz、125mhz以及156.25mhz)。时钟输入还可以接收2khz的倍频(最高至77.76mhz)以及8khz的倍频(最高至155.52mhz)，使输入与其他各种工业时钟，包括13mhz和30.72mhz基站时钟以及来自gps接收器的10mhz时钟兼容。

ds3104的dpll可以直接锁定至各种常用的电信频率。dpll还可以通过输入分频器锁定到直接锁定频率的整数倍。dpll带宽可编程为1hz至600hz，并且具有多种阻尼系数。主dpll可以选择采用相位构建技术，当主系统时钟失效时，可以无过冲切换至次系统时钟。这种情况下，即使器件通过没有温度补偿的廉价晶振同步，输出时钟相移通常低于纳秒。主dpll具有精确的数字保持模式，当系统时钟基准失效或者没有接入时用于维持输出时钟。

ds3104可以同时产生总共七路输出时钟频率，加上2khz和8khz的帧脉冲。各路输出时钟可以被锁频至任意一路dpll，实现最大的灵活性。对于sonet/sdh/synce混合线卡，器件可以同时产生sonet/sdh速率(例如，155.52mhz)、1g以太网gmii时钟速率(125mhz)以及10g以太网xgmii时钟速率(156.25mhz或312.5mhz)。所有速率均可以通过主dpll频率锁定到选定的系统时钟。所有七路输出时钟，其中三路为cmos/ttl，两路为lvds/ttl以及两路双cmos/ttl和lvds/lvpecl。输出时钟具有与输入时钟相同的频率，加上高达12.5mhz的差分时钟速率。此外，可编程同步引擎可以产生2khz的倍频(最高至77.76mhz)，以及8khz的倍频(最高至311.04mhz)，以及很多其他所需的频率。

封装、价格以及供货状况

ds3104已经开始供货。器件带有spi串行总线接口，采用81引脚、10mm×10mm bga封装。器件还可以选择5/6以及全rohs兼容封装。该器件工作在-40℃至+85℃全工业级温度范围。芯片起价为$33.60(1,000片起，美国离岸价)。现备有ds3104dk演示板，可用于器件评估。