1 引言

　　一般的雷达信号源实现主要有三种方式：第一种方式是采用dds和mcu控制器件结合的方式；第二种是dds、mcu控制器件和fpga等可编程器件结合的方式：第三种是由fpga等可编程器件实现dds的方式。第一种方式利用专用dds器件可以产生具有较好的杂散抑制和谐波抑制性能的雷达波形。控制简单。但不易于实现复杂波形的控制时序，灵活性差：第二种方式不仅可以产生有较好杂散抑制性能的雷达波形。还易于产生各种复杂的雷达信号,但附加了控制器和时序生成器，增大了电路的复杂性：第三种方式适用于产生特定要求的信号，但开发周期长，杂散抑制和谐波抑制指标难以达到专用dds的水平。

　　随着fpga工艺的不断发展，设计人员在fp-ga上嵌入软核处理器成为可能，即所谓的sopc(system on a programmable chip)解决方案，它是指在fpga内部嵌入包括cpu在内的各种ip，组成一个完整系统．在单片fpga内部实现一个完整系统功能。本文采用altera公司提供的sopc builder工具将nios ii cpu软核嵌入到cyclone ii系列fpga内部以控制高性能dds器件ad9858，并采用该片fpga产生其他控制时序。这样既充分利用了专用dds的良好特性和完备功能，同时又大大减少处理器外围扩展元件数目，提高系统集成度，降低外围电路布局走线的复杂度,提高系统的抗干扰能力，便于今后升级扩展。

2 器件简介

2.1 cycloneⅱ系列fpga及niosⅱ简介

　　cyclone ii系列fpga采用tsmc 90 nm低k绝缘工艺,具有完备的性能和极低的功耗，而价格与asic相当。它具有多达68 416个逻辑单元(le)和1.1 mbit嵌入式存储器，具备很多优化的特性，包括多达150个嵌入18×18乘法器、专用外部存储器接口电路、4 kbit嵌入存储块、锁相环(pll)和高速差分i/o能力。其差分i/o信号可提供更好的噪声容限，产生更低的电子干扰(emi)，并降低了功耗。其增强型锁相环(pll)能提供先进的时钟管理能力。它还支持：nios ii系列32位risc嵌入式处理器。

　　nios ii是altera公司推出的第二代ip软核处理器，具有超过200 dmip的性能，并与其他ip核构成sopc系统的主要部分。用户可以通过自定义逻辑的方法在sopc设计中添加自己开发的ip核，充分体现了sopc设计灵活和高效的优越性。nios ii系列嵌入式处理器包括三种cpu内核：高性能内核(nios ii/f，快速)、低成本内核(nios ii/e，经济)和性价比均衡内核(nios ii/s，标准)。采用quartus ii设计软件集成的sopc builder工具，可以在系统中轻松嵌入nios ii处理器。本系统设计采用该系列ep2c8q208c7。

2.2 ad9858简介

　　ad9858是adi公司推出的直接数字频率合成器(dds),其10-bit dac具有高达1 gs/s模拟输出，频率高达400 mhz。它具有快速调频和精细调谐分辨率的特性，可快速产生单频脉冲、线性调频及相位编码信号。ad9858的杂散抑制性能和谐波抑制性能也非常突出，当输出40 mhz信号时，±1 mhz带宽内的数模转换sfdr为一87 dbc；输出180 mhz信号时。±1 mhz带宽内的数/模转换sfdr为-84 dbc,能满足高性能雷达低杂散、低相位噪声的要求。ad9858内部集成有电荷泵(cp)、相频检测器(pfd)和模拟混频器，可以将高速dds和锁相环(pll)及混频器结合使用。ad9858具有对输入时钟二分频功能，外部时钟高达2 ghz。对ad9858进行配置也非常容易，只需把控制字通过并行或串行方式写入片上的控制寄存器即可。ad9858比先前的解决方案速度提高了3倍，功耗却没有增加，还具有可编程的全睡眠模式，因而适应用于无线设备以及军事系统的设计。

　　ad9858的优势在于其具有四套频率调谐寄存器(ftw)及四个相位调整寄存器(pow)，这使得它可以方便快速产生线性调频信号以及相位编码信号，而且这四个控制寄存器的选择是由外部选择信号ps1、ps0实现的，可大大减少了子码间的转换时间。

3 统设计方案

3.1 硬件结构

　　本系统硬件框图如图1所示。fpga和ad9858的并行数据/地址总线相连，提供读/写信号、复位信号和ps0、ps1信号。ad9858的输入时钟由外部时钟源电路提供，采用差分电平标准。ad9858的输出首先经过放大电路，使其满足功率要求，然后再经过滤波电路。fpga接收主机的波形选择控制信号，产生各种同步时序，并为内嵌nios ii cpu提供中断信号。nios ii cpu响应不同的中断，通过并行方式为ad9858提供各种控制字和初始化，从而产生不同的雷达波形。

　　其中nios ii cpu是由quartus ii设计软件集成的sopc builder工具生成。用户可以通过sopcbuilder的图形用户界面从ahera公司提供的ip元件库中选取一些组件，如nios ii、dma、sram、flash等等，并根据实际需要设置这些ip的配置参数。用户还可以自行编写hdl代码模块作为用户自定义逻辑添加到sopc builder中。由于本系统功能相对简单，所以采用cyclone ii片内的

上一篇：CSR 推出互联网收音机无线电参考设计

上一篇：CSR面向大众市场推出互联网收音机参考设计RadioPro