0 引言

　　现代电台的特点主要是多用途、多制式、多频段。随着数字技术的发展，中频以下通常采用数字化处理，中频到射频用混频器进行频率变换。对频率合成器的设计提出了更高的要求，例如分辨率、转换速度、工作频率范围、相位噪声等指标。pll(锁相环)频率合成通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且输出频率高、频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。dds(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，缺点是输出频率不能太高。如果把两者结合起来，用dds的输出作为pll的参考信号，就能满足现代电台对频率合成器的设计要求。本文将介绍dds和pll的工作原理，并结合一电台(工作频率2 mhz～500 mhz)的设计，给出dds做参考的pll频率合成器的设计方案。

1 dds的结构及工作原理

　　dds的基本结构由参考时钟、相位累加器、rom、dac(数模转换器)和lpf(低通滤波器)组成。

　　dds的工作原理是：在参考时钟fr的控制下，频率控制字k由累加器得到相应的相位数据，把此数据作为取样地址，来寻址正弦rom表进行相位-幅度变换，输出不同的幅度编码；再经dac得到相应的阶梯波；最后经lpf对阶梯波进行平滑处理，即可得到由频率控制字决定的连续变化的输出正弦波。

　　dds的输出频率fo、参考时钟频率fr、相位累加器长度n以及频率控制字k之间的关系为：

　　dds的频率分频率为：

　　由于dds的最大输出频率受奈斯特取样定理限制，所以fmax=f／2。

2 pll的结构及工作原理

　　设计中通常采用数字锁相频率合成法，其基本结构由参考时钟fr、vco(压控振荡器)、程序分频器(÷n)、pd(鉴相器)、lpf等组成。
　

　　当pll达到稳定状态后，若输入信号为一固定频率的正弦波，则vco的输出信号频率经程序分频器分频后与输入信号频率相等，它们之间的相位差为一常值。这种状态为环路的锁定状态。此时有：
3 基于dds的频率合成器的设计

3.1 电台整机方案

　　该电台工作频率范围为2 mhz～500 mhz，具有调频、调幅(包括单边带)、调相(qpsk)等功能，还可工作于跳扩频方式。在短波频段(2 mhz～30 mhz)要求调谐间隔为10 hz，其余频段为100 hz。设计中采用二次变频方案，第一中频取160mhz，第二中频取10.7 mhz。当然，对于160 mhz附近频段，只采用一次变频至10.7 mhz。第二中频以下采用数字化处理。

3.2 频率合成器方案

　　频率合成器须输出第一本振、第二本振两路信号。第二本振为固定频率170.7 mhz，选用adf4001 pll电路，参考时钟采用14.4 mhz温度补偿晶体振荡器，环路鉴相频率100 khz。第一本振信号是由14.4 mhztcxo(温度补偿晶体振荡器)经dds频率合成器(选用ad9851)产生参考信号，再由pll电路锁定在工作频率上。

3.2.1 器件的选择

　　选用analog devices公司的dds芯片ad9851，该芯片的最高工作时钟为180 mhz，内部除了完整的高速dds外，还集成了时钟6倍频器和一个高速比较器。本方案使用14.4 mhz tcxo，经6倍频器产生86.4 mhz参考时钟频率，dds输出的频率分辨率为：

　　pll选用national semiconductor公司的双频率合成器电路lmx2335，其最高工作频率1.1 ghz。

3.2.2 工作频率计算

　　以短波频段(2 mhz～30 mhz)为例，第一本振输出频率为：

　　考虑到环路的锁定时间，lmx2335的鉴相频率取200 khz左右，对于较大范围调整频率，可改变lmx233的程序分频数n，例如：162 mhz～172 mhz，n取14×60=840；172 mhz～182 mhz，n取15×60=900；182 mhz～190 mhz，n取16×60=960。lmx233的参考分频数r固定为60。dds输出频率控制在11 mhz～13 mhz，可在小范围内调整pll的输出频率。下面以输出162 mhz为例说明dds频率控制字k的算法。

　　dds输出频率为：

　　频率控制字k为：

　　在162 mhz～172 mhz频率范围内，频率误差=0.020 116 567×14≈0.28 hz。

3.2.3 应注意的问题

　　dds的输出应经过一中心频率为12 mhz、带宽为2 mhz的带通滤波器。具体设计可使用agilent ads软件。该电路是高速数模混合电路，在制作印制电路板时，一定要注