sdh(同步数字系列)是光同步数字传输技术，它以独特的帧结构把数字流包封成stm(同步传输模式)信号进行传输，根据不同的需求，传输速率有不同的等级(stm-n，n=1／4／16／64，分别为155 mbit／s、622 mbit／s、2.5 gbit／s和2.5 gbit／s)。许多不同格式的业务都可以通过包封成stm的帧结构在sdh网络中传输，比如pdh、ip和atm等，现阶段在数据传输领域sdh技术被广泛地应用。

　　sdh网络作为数字网，传输的数据都是数字流，这种特性要求网络必须是同步的，即网络中的所有交换节点的时钟频率和相位都被控制在预先确定的容差范围内，以便使网内各交换节点的全部数字流实现正确有效的交换，否则会在数字交换机的缓存器中产生信息比特的溢出和取空，导致数字流的滑动损伤，造成数据出错。

　　在同步技术中，锁相环的应用十分广泛，尤其是在数字通信领域，锁相环更是发挥了极大的作用。本文从分析锁相环的特性开始，详细介绍了锁相环在sdh同步网络中的应用。

1 锁相环的特性

1.1 锁相环的基本构成

　　锁相环是一个相位的负反馈控制系统，它通常由pd(鉴相器)、lf(环路滤波器)和vco(压控振荡器)3个基本部件组成。pd是一个相位比较器，比较2个输入信号的相位，产生误差相位，并转换为误差电压vd(f)；lf是一个低通滤波器，用来滤除vd(t)中的高频成分，起滤波平滑作用，以保证环路稳定和改善环路跟踪性能，最终输出控制电压vc(t)；vco是一个电压／频率变换装置，产生本地振荡频率，其振荡频率受vc(t)控制，产生频率偏移，从而跟踪输入信号的频率。

　　整个锁相环路根据输入信号与本地振荡信号之间的相位误差对本地振荡信号的相位进行连续不断的反馈调节，从而达到使本地振荡信号相位跟踪输入信号相位的目的。

1.2 锁相环的数学模型

　　以正弦信号为例分析锁相环的工作原理。设输入信号为：

　　式中：ωi为输入信号的角频率，若参考信号是未调制波时，则θi(t)=θ，为常数。

　　设vco输出信号为：

　　式中：ωo为vco固有角频率。

　　则两信号之间的瞬时相差为：

　　对式(3)两边求导，可得瞬时频差为：

　　当环路锁定后两信号之间的相位差表现为稳态值，即

　　此时，输出信号的频率已偏离了原来的固有振荡频率ωo，其偏移量为：

　　因此，输出信号的工作频率已变为：

　　由式(7)可以看出，此时输出信号的频率与输入信号频率相同，表明环路已经锁定。

　　综上，锁相环具有良好的跟踪特性，如果环路参数选择合适；输出频率能够很容易跟踪输入频率，从而环路达到锁定。

2 sdh网络的同步方式

　　sdh网络普遍采用分级主从同步方式，时钟的级别被itu-t划分为以下4类：

　　a) 基准主时钟：g．811规范为prc，primary ref-erence source；

　　b) 转结局从时钟：g．812规范为ssu-a，primary-synchronization supply unit；

　　c) 端局从时钟：c．812规范为ssu-b，second lev-el-ssu；

　　d) sdh设备时钟：c．813规范为sec，sdh equipment clock。

　　时钟结构通常采用树型，每一级时钟都与其上一级时钟同步；其中prc(主基准时钟)处于树型结构的最顶端，是网络中最高一级的时钟，具有极高的精度和稳定度。同步网将prc信号送到网内各级交换节点，然后通过锁相环使本地时钟锁定到收到的prc上，从而网内