adn2865 serdes采用adi专利的双回路时钟和数据恢复(cdr)架构,在抖动产生,抖动误差和抖动传输等方面,抖动的性能都超出sonet标准三倍.器件支持吉比特pon(gpon),以太网pon(epon)和宽带pon(bpon)的数据速率,设计成能无缝地和一流供应商的最便宜fpga集成.

　　adn2865是首个提供固定等待时间的serdes,这是一种必需的特性,使系统供应商能最大化吞吐量和控制他们的pon系统.此外,adn2865提供小于1w的低功耗,具有可选择的可旁路的限幅放大器.

adn2865的主要性能如下:
　　串行数据输入:12.3mbps到2.7gbps,
　　超过itu-t抖动标准,
　　集成的限幅放大器,灵敏度6mv,
　　可调限幅电平+/-100mv,
　　专利的双回路时钟恢复架构,
　　可编程los检测和限幅电平,
　　集成prbs发生器和检测器,
　　不需要参考时钟,
　　失锁指示器,
　　i2c接口可存取选择特性,
　　单电源3.3v工作,
　　不采用参考时钟的速率选择.

　　adn2865 serdes是8x8mm lfcsp封装.现在可批量供货.