双π型RF EMIF的一种薄膜集成制造方法
发布时间:2008/5/29 0:00:00 访问次数:719
张海鹏，秦会斌，徐振宇，梁海珊 | |||||||||||
（杭州电子工业学院电子信息学院cae研究所，浙江 杭州 310037） | |||||||||||
摘要：基于双π型电磁干扰滤波器（emif）的电路结构，借鉴了集成电路超微细加工技术，提出了与等平面超大规模集成电路工艺完全兼容的双π型emif电路的薄膜集成制造方法。该方法可用于制作满足未来电子系统的高频化、小型化、轻型化和片式化信号处理emif电路的应用需求，改善双π型emif电路的信号处理性能，还可将其与vlsi一起片上集成。 关键词：超大规模集成电路；超微细加工技术；电磁干扰滤波器；薄膜集成制造方法 中图分类号：tn43;tn911.7 文献标识码：a 文章编号：1003-353x(2004)02-0031-04 所谓电磁干扰就是因电磁波的传播造成设备、信道或系统性能降低的一种电磁现象。电磁干扰所造成的电磁污染不仅严重影响电设备安全经济运行，而且威胁人的生命健康和社会生活。因而国际社会对此非常重视，并已陆续推出一系列约束标准和限制措施[1,2]。 迄今为止，抑制emi的技术措施有屏蔽、接地与滤波。其中，滤波技术是抑制传导干扰最有效，也最经济的信号处理技术。实际应用中只需将emi滤波器(emif)接入到系统接口处，即可充分抑制双向传导干扰。目前，由于以铁氧体为电感磁芯的双π型emif具有更陡峭的插入损耗，基于双π型emif的复式混合型滤波器已在较大功率的电路中得到广泛应用[3]。但是，emif的广泛应用既要求具有不同于传统滤波器的宽阻带滤波特性和陡峭的滤波边沿，又要符合电子系统向高频化、小型化和片式化发展的趋势,这对新一代emif器件的设计与制造提出了新的挑战[4]。鉴于传统的emif器件难以同时满足上述要求[2,5]，我们借鉴ic 超微细加工技术，首次提出了双p型emif的薄膜集成制造方法。 2 电路结构与工作原理 双π型emif单元电路结构如图1所示。在图1中，l1=l2，c1=c2。l1和l2对共模干扰信号呈现高阻抗，对差模干扰信号和电源电流则呈现低阻抗，这样就保证了对电源电流衰减甚微，同时又抑制了电流噪声。一般 l1和l2对称的绕在同一磁芯上，这样就可以在正常工作电流内，由于磁性材料产生的磁场相互叠加，即对于共模干扰信号互相加强，因而可有效抑制干扰；而对于差模干扰信号则互相减弱，从而可以避免磁通饱和[3]。 3 制造方法与工艺流程 借鉴等平面ic微细三维加工制造技术，基于上述双π型emif单元电路结构，提出了与ic工艺兼容的双π型emif电路薄膜集成制造方法。在该方法中，我们采用包括衬底在内的六层结构（图2）。其中，独立于文献 [6]提出的平面横向螺旋同芯电感结构放大示意图如图3所示。 第一层为二氧化硅衬底，对电路起支撑作用，又为metal1提供良好的绝缘隔离。如果要将emif 与微电子电路集成在同一芯片上，则获得二氧化硅衬底的较好方法为硅热氧化法、低压化学汽相淀积 (lpcvd) 四乙基原硅酸盐(teos)法或 等离子增强化学汽相淀积(pe cvd)法。其化学反应式[7,8]分别为 具体选择哪种方法视从哪一层开始制作emif 而定。 第二层为metal1，用于制作电容器的第一极板、电感器的底层一半绕线及部分互连线。基于降低工艺成本、减少铝硅界面共溶毛刺和提高铝的抗电迁移能力，这层金属一般选用铝/铝、硅、铜合金溅射或真空镀膜，并加适当的粘附层和阻挡层（如ti/tin和tiw等）。如果该层膜不与硅直接接触，则不必在合金中添加硅，以减小互连线电阻。 第三层为insulator1，用作电容器的层间介质、电感器的低层绕线与磁芯之间的介电隔离及多层金属互连线之间的绝缘（图中未画出）。由于已制作好的metal要求后续工艺的处理温度不得高于450℃，加之考虑到与ic工艺的兼容性几获得较高的介电常数，此层宜采用pecvd氮氧化硅工艺制作[9] 。其反应式为：
|
公网安备44030402000607
