目录
1. 什么是版图？
2. 版图设计过程
3. 版图设计的准备工作
4. 集成电路版图设计规则
5. 集成电路版图设计举例

什么是集成电路？(相对分立器件组成的电路而言) 把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。
什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。
1. 什么是版图？
根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现ic设计的最终输出。
版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关。

2. 版图设计过程
由底向上过程 主要是布局布线过程
布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。
布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。
什么是分层分级设计？
将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体

从层次和域表示分层分级设计思想
域： 行为域：集成电路的功能
结构域：集成电路的逻辑和电路组成
物理域：集成电路掩膜版的几何特性和物理特性的具体实现
层次：系统级、算法级、寄存器传输级(也称rtl级)、 逻辑级与电路级

集成电路设计与制造的主要流程框架

设计信息描述

举例：

cmos与非门的电路图

版图验证与检查
drc（design rule cheek）：几何设计规则检查
erc（electrical rule check）：电学规则检查
lvs（layout versus schematic）：网表一致性检查
post simulation：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量
软件支持：成熟的cad工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证

版图设计过程
大多数基于单元库实现
（1）软件自动转换到版图，可人工调整（规则芯片）
（2）布图规划（floor planning) 工具
布局布线（place & route）工具
布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、i/o位置，产生布线网格，还可以规划电源、地线以及数据通道分布
（3）全人工版图设计：人工布图规划，提取单元，
人工布局布线（由底向上：
小功能块到大功能块）

3. ic版图的设计规则
ic设计与工艺制备之间的接口
制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。
什么是版图设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。

设计规则的表示方法（p.330）
以?为单位也叫做“规整格式” ：把大多数尺寸（覆盖，出头等等）约定为?的倍数?与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸
以微米为单位也叫做“自由格式” ：每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；简化度不高 。 目前一般双极集成电路的研制和生产，通常采用这类设计规则。在这类规则中，每个被规定的尺寸之间，没有必然的比例关系。这种方法的好处是各尺寸可相对独立地选择，可以把每个尺寸定得更合理，