输入共模电压范围(vcm)对于包含了基带采样和高速adc的通信接收机设计非常重要，尤其是采用直流耦合输入、单电源供电的低压电路。对于单电源供电电路，馈送到放大器和adc的输入信号应该偏置在vcm范围以内的直流电平，能够消除放大器和adc设计的一大屏障，因为不必在0v保持低失真和高线性度。

直接下变频结构的无线通信接收机通常采用差分、直流耦合方式与adc连接。这种电路包含一个零中频(zif)结构，具有一个rf正交解调器和双通道基带adc。zif电路省去了多级if下变频器和saw滤波器，因而受到了普遍欢迎。

zif结构采用直流耦合方式主要基于以下原因：它们接收的同相(i)和正交(q)基带数据的带宽扩展到了直流附近；另外，这种架构消除了rf下变频器与高速adc之间的大电容，同时也消除了耦合电容放电引起的上电延迟。

从下列内容可明显看出vcm对于adc的重要性：

电源电压(vdd)变化时， rf正交解调器提供给adc的信号具有很宽的共模电压范围。

超出adc vcm范围的输入共模电压会产生谐波失真，从而降低动态范围。适当的vcm直流偏置有助于优化放大器和adc的线性指标、减小失真、降低误码率(ber)。

图1所示电路中，u1简化了射频前端、放大器和adc之间的直流耦合以及差分模拟接口。电路中使用了一片双路、8位、40msps adc (u1)和两片单电源供电的宽带、四运放(u2-u3)，为rf正交调制器(差分、直流耦合信号源)与高速adc之间的模拟接口提供宽范围的输入共模电压。adc具有足够高的信号与噪声+失真比(sinad)和无杂散动态范围(sfdr)，用于3.84mhz宽带qpsk通信链路的检波。须合理选择u2和u3，以满足sfdr和输入共模范围的要求。单电源3v供电时，u1的功耗是90mw。

图1. 高速adc (u1)利用其com输出精确设置共模电压

u1的直流共模输出(com，引脚1)、refin (引脚46)和refout (引脚45)简化了vcm的转换。com提供vdd/2直流输出，无论vdd怎样变化，都能够满足u1输入共模范围的要求。refin和refout通过分压电阻r23-r24设置adc的满量程范围，优化输入放大器的sfdr和adc动态范围。

u2和u3配置成直流耦合、差分输入/输出，具有14db增益，给adc提供1vp-p的满量程输入(fs)。为保证接收机的动态范围要求，u2/u3放大器的sfdr需要比adc的48.7db sinad提高10db。u1的满量程电压由r23和r24设置：

fs = r24 / (r23 + r24) x refout (其中， = 2.048v)

com电压(u1的引脚1)等于vdd/2，或1.5v (vdd = 3v)。这个电压也等于u1的共模输入范围vcm。当vdd随温度和电源电压变化时，com电压和vcm彼此保持一致。com引脚可以供出5ma电流，可以根据需要设置系统其它电路的直流电平。当adc关断时，内部com缓冲器也关断，所以用它设置电平比连续工作的电阻分压器更省电。

图1电路的典型应用是wcdma接收机，每路adc输入是3.84mcps码率的一半。当u1以四倍的码片速率进行过采样时(fclk = 15.36mhz)，可以提供两个好处：首先，过采样简化了抗混叠滤波器的设计，镜频达到13.44mhz和17.28mhz (fi = fs ± fa)，超出两倍频程；其次，过采样可以获得6db的处理增益：snr=10log (fs/2bw)。

ui的数字输出由ovdd = +1.8v决定，有助于降低功耗。+1.8v总线减小了数字信号摆幅，因而降低了功耗：p = cv2f (8位总线的每一条)，ui的数字输出是复用的，允许一组8位总线连接两路8位adc。复用总线可以减少引脚数，节省电路板面积，降低数字asic的成本，并提高系统的可靠性。

可以选择其它芯片：max1185双路、10位adc，与max1196引脚兼容，均采用带裸焊盘的7mm x 7mm、48引脚tqfp封装。max1192是超低功耗、更小封装的双路、8位adc，功耗为25mw/3v，采用5mm x 5mm、28引脚薄型qfn封装。