随着fpga制造工艺尺寸持续缩小、设计配置更加灵活，以及采用fpga的系统的不断发展，原来只采用微处理器和asic的应用现在也可以用fpga来实现了。最近fpga供应商推出的新型可编程器件进一步缩小了fpga和asic之间的性能差别。尽管这类器件的可配置性对设计工程师很有吸引力，但使用这些器件所涉及的复杂设计规则和接口协议，要求设计工程师经过全面的培训，并需要进行参考设计评估、设计仿真和验证工作。另一方面，fpga应用中非常复杂的模拟设计，例如用于内核、i/o、存储器、时钟和其它电压轨的dc/dc稳压器，也要求新的解决方案。本文讨论的高性能dc/dc转换器有助于系统设计工程师克服这些挑战。

fpga系统的供电要求

1. 管理多个电压轨

上一代fpga需要2或3个电源轨，如今有些高端的多核fpga需要多达7个电源轨，包括传统的3.3v电源轨和最新出现的1.0v～2.8v低电压轨，甚至更低的电压轨。此外，除了fpga，存储器、网络处理器、图形处理器、模数或数摸转换器、运算放大器和射频集成电路等器件也需要其它一些电压轨。

具有排序和跟踪功能的dc/dc稳压器可确保有多个电压轨的系统有序启动，避免电压轨之间出现冲突。每个稳压器都必须能跟踪其它压器的输出电压。尽管fpga不需要电压轨排序，但是系统中不同部分的电压仍需要按顺序斜坡上升或下降，以免在电压轨上升或下降太快的时候发生闭锁。

电源轨的跟踪和排序以前是由单独的电源管理ic完成，如今设计工程师要求将排序和跟踪功能嵌入到稳压器中，特别是当这些电源轨必须位于系统的不同地方时。

2. 调节低 v_t和i/o电压

快速i/o节点通常要消耗fpga应用中的大部分功率，但1.8v和2.5v i/o提供几十安培负载电流、高端系统要求40~80a i/o设计的情况非不常见。

根据电路板设计原则，dc/dc稳压器必须离负载一段距离，而且从输出端到稳压点有一段较长的pcb走线。当负载电流较大时，pcb走线会引入电压误差，误差值等于负载电流(i)乘以这段走线的阻抗(r)。由于负载电压降低、电流增大，这个i×r的电压误差值将更大。例如，对3.3v电压轨而言，200mv压降将产生6%的误差，而对1.2v电压轨则会产生17%的误差。因此，尽管dc/dc稳压器可以设置成输出1.2v电压，但由于i×r压降的存在，负载端只有1.0v电压。

当采用90nm和65nm工艺时，fpga的v_t和性能取决于电源轨的精确度，因此17%的误差很容易降低性能。例如，v_t的100mv变化，将使漏电流增大10倍或者更多。

标准dc/dc稳压器只有在负载电压与输出电压非常接近时才能进行准确的电压调节，但它们不能对i×r压降进行补偿。误差校正必须用远端感应放大器来实现。对负载进行差分远端检测可以实现最精确的调节，这时需要精确运算放大器和精确电阻。一个理想的稳压器应该在-40oc至85oc的温度范围内，提供至少±1.5%的负载电压调节精度。这样的精度也许对3.3v电压轨来说无关紧要，因为数字ic可容忍±0.5v的偏差，但要求1.8v、1.0v或0.9v电压轨的90nm或65nm器件要求更高的精度。

用户一旦设置了稳压器的输出电压，差分远端检测就通过在较宽的负载电流范围内补偿pcb走线产生的i×r压降，来自动调节负载点电压。这样，当系统处于待机模式或负载电流和i×r压降都为峰值的全速状态时，电压调节将非常精确。

图1：包括基于fpga设计所需的所有功能的四输出103w dc/dc系统简化方框图。

3. 降低电压纹波噪声和电容要求

在非便携式应用中，随着对压降和电流要求的提高，当选择dc/dc稳压器时，热耗散和工作效率变得更加重要。在便携式应用中，尽管每个电压轨的负载电流较小，但工作效率和待机效率在节省电池能量和简化便携式产品的热量管理方面仍非常重要。

与线性稳压器相比，开关模式dc/dc稳压器在便携式和非便携式应用中都是一个性能更高的解决方案，尤其在功率要求较高的时候。例如，在3.3v输入电源在，开关模式稳压器能以90%的效率提供1.2v电压和5a电流，而线性稳压器的效率只有36%。此外，开关模式稳压器要消耗0.7w功率，而线性稳压器则消耗10.5w。

不过，开关模式稳压器因其固有的开关工作模式会引入开关噪声和较高的输出纹波噪声(输出电压峰峰值纹波)。不幸的是，需要更低电压轨的新型fpga、眼图要求更严格的快速i/o信号对电源“噪声”的容许度更低。为减少纹波噪声，可以给电路增加更多输入和输出电容，以抑制峰峰值纹波电压。但抑制开关噪声的挑战性更大。一种可能的方法是使dc/dc稳压器的工作频率与外部时钟同步，这样可以强制稳压器工作在对系统其它噪声敏感器件的干扰最小的频率范围内。在几个开关模式稳压器同步到一个时钟频率，且这个时钟频率不干扰系统其它部分的情况，这种方法尤其有效。

上述方法有助于设计噪声较低的