位置:51电子网 » 技术资料 » 电源技术

工频功率电源信号发生电路的实现

发布时间:2008/5/28 0:00:00 访问次数:419

http://liuguo.net

摘要 lvds、ecl、cml等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑电平的接口原理、特点、设计及应用场合,归纳比较它们的特性,最后举例说明不同逻辑电平之间的互连。

关键词 lvds ecl cml 逻辑电平

  在通用的电子器件设备中,ttl和cmos电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平

1.1 lvds电平

  lvds(low voltage differential signal)即低电压差分信号,lvds接口又称rs644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

  lvds的典型工作原理如图1所示。最基本的lvds器件就是lvds驱动器和接收器。lvds的驱动器由驱动差分线对的电流源组成,电流通常为3.5 ma。lvds接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 ω的匹配电阻,并在接收器的输入端产生大约350 mv的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。


图1 lvds驱动器与接收器互连示意

  lvds技术在两个标准中被定义:ansi/tia/eia644 (1995年11月通过)和ieee p1596.3 (1996年3月通过)。这两个标准中都着重定义了lvds的电特性,包括:

  ① 低摆幅(约为350 mv)。低电流驱动模式意味着可实现高速传输。ansi/tia/eia644建议了655 mb/s的最大速率和1.923 gb/s的无失真通道上的理论极限速率。
  ② 低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5 ma左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了pcb板的效能,减少了成本。
  ③ 具有相对较慢的边缘速率(dv/dt约为0.300 v/0.3 ns,即为1 v/ns),同时采用差分传输形式,使其信号噪声和emi都大为减少,同时也具有较强的抗干扰能力。

  所以,lvds具有高速、超低功耗、低噪声和低成本的优良特性。

  lvds的应用模式可以有四种形式:

  ① 单向点对点(pointtopoint),这是典型的应用模式。
  ② 双向点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信。可以由标准的lvds的驱动器和接收器构成;但更好的办法是采用总线lvds驱动器,即blvds,这是为总线两端都接负载而设计的。
  ③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。
  ④ 多点结构(multipoint)。此时多点总线支持多个驱动器,也可以采用blvds驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。

  为了支持lvds的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(mlvds)国际标准ansi/tia/eia 8992001,规定了用于多分支结构和多点结构的mlvds器件的标准,目前已有一些mlvds器件面世。

  lvds技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他lvds器件的应用正日益广泛。接口芯片供应商正推进lvds作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。

1.2 ecl电平

  ecl(emittercoupled logic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路,如图2所示。


图2 ecl驱动器与接收器连接示意

  ecl电路的最大特点是其基本门电路工作在非饱和状态,因此ecl又称为非饱和性逻辑。也正因为如此,ecl电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个ns数量级甚至更少。传统的ecl以vcc为零电压,vee为-5.2 v电源,voh=vcc-0.9 v=-0.9 v,vol=vcc-1.7 v=-1.7 v,所以ecl电路的逻辑摆幅较小(仅约0.8 v)。当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ecl电路具有高开关速度的重要原因。另外,ecl电路是由一个差分对管和一对射随器组成的,所以输入阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干扰能力强;但是由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以电路的功耗较大。

  如果省掉ecl电路中的负电源,

http://liuguo.net

摘要 lvds、ecl、cml等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑电平的接口原理、特点、设计及应用场合,归纳比较它们的特性,最后举例说明不同逻辑电平之间的互连。

关键词 lvds ecl cml 逻辑电平

  在通用的电子器件设备中,ttl和cmos电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平

1.1 lvds电平

  lvds(low voltage differential signal)即低电压差分信号,lvds接口又称rs644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

  lvds的典型工作原理如图1所示。最基本的lvds器件就是lvds驱动器和接收器。lvds的驱动器由驱动差分线对的电流源组成,电流通常为3.5 ma。lvds接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 ω的匹配电阻,并在接收器的输入端产生大约350 mv的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。


图1 lvds驱动器与接收器互连示意

  lvds技术在两个标准中被定义:ansi/tia/eia644 (1995年11月通过)和ieee p1596.3 (1996年3月通过)。这两个标准中都着重定义了lvds的电特性,包括:

  ① 低摆幅(约为350 mv)。低电流驱动模式意味着可实现高速传输。ansi/tia/eia644建议了655 mb/s的最大速率和1.923 gb/s的无失真通道上的理论极限速率。
  ② 低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5 ma左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了pcb板的效能,减少了成本。
  ③ 具有相对较慢的边缘速率(dv/dt约为0.300 v/0.3 ns,即为1 v/ns),同时采用差分传输形式,使其信号噪声和emi都大为减少,同时也具有较强的抗干扰能力。

  所以,lvds具有高速、超低功耗、低噪声和低成本的优良特性。

  lvds的应用模式可以有四种形式:

  ① 单向点对点(pointtopoint),这是典型的应用模式。
  ② 双向点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信。可以由标准的lvds的驱动器和接收器构成;但更好的办法是采用总线lvds驱动器,即blvds,这是为总线两端都接负载而设计的。
  ③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。
  ④ 多点结构(multipoint)。此时多点总线支持多个驱动器,也可以采用blvds驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。

  为了支持lvds的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(mlvds)国际标准ansi/tia/eia 8992001,规定了用于多分支结构和多点结构的mlvds器件的标准,目前已有一些mlvds器件面世。

  lvds技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他lvds器件的应用正日益广泛。接口芯片供应商正推进lvds作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。

1.2 ecl电平

  ecl(emittercoupled logic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路,如图2所示。


图2 ecl驱动器与接收器连接示意

  ecl电路的最大特点是其基本门电路工作在非饱和状态,因此ecl又称为非饱和性逻辑。也正因为如此,ecl电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个ns数量级甚至更少。传统的ecl以vcc为零电压,vee为-5.2 v电源,voh=vcc-0.9 v=-0.9 v,vol=vcc-1.7 v=-1.7 v,所以ecl电路的逻辑摆幅较小(仅约0.8 v)。当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ecl电路具有高开关速度的重要原因。另外,ecl电路是由一个差分对管和一对射随器组成的,所以输入阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干扰能力强;但是由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以电路的功耗较大。

  如果省掉ecl电路中的负电源,

相关IC型号

热门点击

 

推荐技术资料

Seeed Studio
    Seeed Studio绐我们的印象总是和绘画脱离不了... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!