摘要：dc-dc芯片设计中有许多内部参数需要检测和控制，有限的引脚数目使得直接测试内部参数比较困难。文中提出一种通用性很强的内建可测性设计方法，在芯片内部设计时只需要增加规模较小的测试电路，就可以在芯片外引脚上测量芯片内部众多的参数。

　　关键词：电源管理；dc-dc；可测性设计；内建测试电路

　　引言

　　在便携式电子和消费电子产品中，对基于电池供电的电源管理的指标要求越来越高，其中高效率和低成本是最主要的两项指标。开关型集成dc-dc转换器由于具有很高的效率使其在很多场合成为首选的电源管理方案。然而，dc-dc的设计变得日益复杂，为了满足不同的应用需要，要求可以在pwm和pfm之间选择工作方式，可以在工作状态和休眠状态之间自动切换；为了提高可靠性，要求具有过电压、过电流和过温等各种保护功能；为了实现低噪声，有些需将ldo线性稳压器集成在内部，有些需增加抗振荡(anti-ring)电路；为了实现更高的精度和输出电压的编程，还会将小规模的eprom集成在内部。另外，dc-dc的电路规模也越来越大，经常需要设计多个内部电压基准、电流基准和低失调比较器等，而内部的数字逻辑电路和大功率器件又会给其他电路造成各种影响，所有这些都对dc-dc的设计带来严峻的挑战。

为了简化dc-dc的设计过程，满足日益变化的新需求，进行合理的可测性设计就显得越来越重要。一方面，由于电路复杂度的提高，一次投片成功的可能性越来越小，往往存在一个故障分析和调试过程，而这个过程所占的时间越来越长，已成为限制设计进程的一个重要因素。如果可以将电路内部的关键指标进行方便的测量，就可以提供更多的信息帮助分析判断电路故障，调试就会比较容易；另一方面，由于工艺存在的离散性，电路量产时，需要根据电路内部的关键参数确定具体的修正(trimming)方案，以保证足够高的成品率，这也要求对内部参数进行方便的测量。

　　对于典型的单节锂/锂离子电池供电的buck型dc-dc(见图1)来说，通常只有电源(vcc)、地(gnd)、开关输出(sw)、反馈(vfb)、使能控制(en)和模式控制(mode)六个引脚。为了减小体积通常采用sot-23-6封装，没有多余的引脚可以专门用来测量内部参数，这给可测性设计带来了困难。针对这种情况，本文中提出了一种引脚复用技术，可以实现芯片内部参数的测量。

　　基本原理

　　引脚复用技术多用在数字电路中，一般是指电 路在不同状态或不同时刻时，使芯片引脚代表不同意义的信息，比如分别代表地址信息和数据信息，来实现引脚复用，达到减少引脚或扩展功能的目的。对于典型的dc-dc来说，电源、地、输出、反馈四个引脚的信号均为模拟信号，正常工作中它们出现任何电平都是有意义的，没有多余状态可以利用，而使能控制(en)和模式控制(mode)两个引脚为高低电平控制信号，可以将这些引脚电平分为多个电平档段从而使每个引脚电平可以表达多于两个信息的信息量。本文中对使能控制引脚采用这种方法控制芯片进入测试状态，实现对芯片内部各个参数的测量。

图1中，mode控制芯片工作在pwm模式还是pfm模式，en引脚作为电路的使能控制，当v_en>115v时，电路处于工作状态，当v_en<1.5v时，电路处于关断状态。一般情况下，使能控制的内部电路如图2上半部分所示，其中二极管d1，d2和电阻r₁是esd保护部分，防止器件在储运和焊接过程中的高压静电损坏芯片。mp为一沟道长度远大于沟道宽度(lmw)的pmos，作为mn的负载，起到一个大电阻的作用。inv1和inv2为两个反相器，缓冲驱动正反相的使能信号enable和shut去控制其他电路。可以看出，电路工作时，v_en必须小于v_cc+v_d1，否则d1会导通，大电流会通过d1由en流向v_cc，时间长了会导致芯片损坏。在实际应用中，要求v_en的最高电平不能超过v_cc+0.3v，通常en的高电平直接采用v_cc电平。本文中提出的方法，就是利用v_en在vcc到v_cc+v_d1之间的电压范围实现额外的功能，当芯片内部电路检测到v_en>v_cc+0.3v时控制芯片进入测试状态，而正常工作时由于v_en<v_cc+0.3v而不受任何影响。

图1　buck型dc-dc典型应用电路

图2　使能控制和测试状态检测电路

电路实现

为了完成芯片内部参数的测试，需要在芯片内部添加一定的测试电路，它需要完成的功能有：进入和退出测试状态的控制；测试序列的生成；测试结果的输出以及合适的外围控制电路等，下面分