应用报告：升压转换器转换节点的振铃最小化
发布时间:2008/5/28 0:00:00 访问次数:431
摘要：本应用报告说明了如何使用合理的电路板布局和/或缓冲电路来减少升压转换器转换节点上的高频振铃。
1 问题的描述
图一 的电路图显示了升压转换器的关键环路，该环路由寄生电感和电容构成，分别标识为 lpar 和 cpar 参考指定器。在两个开关和电感器件的开关转换器相交处的节点被称作开关节点。在开关节点上，寄生电感和电容交互作用并引起电压在 200-mhz+ 范围内振铃是比较正常的。如果该振铃的振幅大于低压侧开关的额定电压的最大绝对值，将对开关产生破坏性作用。另外，传导发射和/或振铃产生的电磁干扰 (emi) 也会使附近的集成电路出现问题。
图 2 给出了一个升压转换器转换节点的振铃频率范围图，时间量程 (time scale) 为 5-ns/div。我们使用了带宽均为 500-mhz 的示波器和示波器探针（大约是 200-mhz 振铃频率的 2 倍）来表示示波器图形。将示波器探针的接地环路最小化以避免感应拾取造成测量结果失真。由于 vin = 3.3 v，并且 vout = 5 v，所以转换节点的峰值电压不应大于 vout + vdiode≈5.7 v，但是转换节点振铃的振幅峰值为 9.8 v，其会损坏低压侧开关。
图 2 给出了一个升压转换器转换节点的振铃频率范围图，时间量程 (time scale) 为 5-ns/div。我们使用了带宽均为 500-mhz 的示波器和示波器探针（大约是 200-mhz 振铃频率的 2 倍）来表示示波器图形。将示波器探针的接地环路最小化以避免感应拾取造成测量结果失真。由于 vin = 3.3 v，并且 vout = 5 v，所以转换节点的峰值电压不应大于 vout + vdiode≈5.7 v，但是转换节点振铃的振幅峰值为 9.8 v，其会损坏低压侧开关。
在最小化振铃的设计阶段，电源设计人员会有多种选项。如果使用了控制器，设计人员还应选用拥有最小寄生电容的 fet 和二极管，并且合理布置电路板，使开关和电感器之间的距离最小化，从而使 lpar2 和 lpar3 最小化。此外，设计人员还可以通过减小 fet 电源引脚和电源接地点或接地层之间的距离来使 lpar2 最小化。通过将大输出电容尽可能地靠近二极管的阴极和接地电源放置，也可以使 lpar4 和 lpar5 最小化。推荐使用介于输出值（0.01 mf – 2.2 mf）和接地电源之间的高频旁路电容 (cout-byp) 来最小化振铃。
由于电路板的尺寸限制或是由于内部 cpar#、lpar1、lpar2 以及 lpar3 均被集成在fet 电源 ic 中，改善电路板布局是不大可能的。因此，就要求设计一个缓冲电路，该电路由从开关节点至接地电源的 rsnub 和 csnub 组成，是一个用来消除在闭合开关时电路寄生电感引起的尖峰电压的能量吸收电路。在开关闭合时，通过为电流流经电路寄生电感提供一条接地的替代路径，该缓冲电路可以减少电压瞬态并抑制寄生电感上发生的继起振铃。
该应用报告的以下部分将讲述在没有明显减少转换关闭上升时间或降低整体效率情况下，如何布置缓冲电路组件来抑制振铃的步骤。
在确定了由寄生电感 [l∑par#]
摘要：本应用报告说明了如何使用合理的电路板布局和/或缓冲电路来减少升压转换器转换节点上的高频振铃。
1 问题的描述
图一 的电路图显示了升压转换器的关键环路，该环路由寄生电感和电容构成，分别标识为 lpar 和 cpar 参考指定器。在两个开关和电感器件的开关转换器相交处的节点被称作开关节点。在开关节点上，寄生电感和电容交互作用并引起电压在 200-mhz+ 范围内振铃是比较正常的。如果该振铃的振幅大于低压侧开关的额定电压的最大绝对值，将对开关产生破坏性作用。另外，传导发射和/或振铃产生的电磁干扰 (emi) 也会使附近的集成电路出现问题。
图 2 给出了一个升压转换器转换节点的振铃频率范围图，时间量程 (time scale) 为 5-ns/div。我们使用了带宽均为 500-mhz 的示波器和示波器探针（大约是 200-mhz 振铃频率的 2 倍）来表示示波器图形。将示波器探针的接地环路最小化以避免感应拾取造成测量结果失真。由于 vin = 3.3 v，并且 vout = 5 v，所以转换节点的峰值电压不应大于 vout + vdiode≈5.7 v，但是转换节点振铃的振幅峰值为 9.8 v，其会损坏低压侧开关。
图 2 给出了一个升压转换器转换节点的振铃频率范围图，时间量程 (time scale) 为 5-ns/div。我们使用了带宽均为 500-mhz 的示波器和示波器探针（大约是 200-mhz 振铃频率的 2 倍）来表示示波器图形。将示波器探针的接地环路最小化以避免感应拾取造成测量结果失真。由于 vin = 3.3 v，并且 vout = 5 v，所以转换节点的峰值电压不应大于 vout + vdiode≈5.7 v，但是转换节点振铃的振幅峰值为 9.8 v，其会损坏低压侧开关。
在最小化振铃的设计阶段，电源设计人员会有多种选项。如果使用了控制器，设计人员还应选用拥有最小寄生电容的 fet 和二极管，并且合理布置电路板，使开关和电感器之间的距离最小化，从而使 lpar2 和 lpar3 最小化。此外，设计人员还可以通过减小 fet 电源引脚和电源接地点或接地层之间的距离来使 lpar2 最小化。通过将大输出电容尽可能地靠近二极管的阴极和接地电源放置，也可以使 lpar4 和 lpar5 最小化。推荐使用介于输出值（0.01 mf – 2.2 mf）和接地电源之间的高频旁路电容 (cout-byp) 来最小化振铃。
由于电路板的尺寸限制或是由于内部 cpar#、lpar1、lpar2 以及 lpar3 均被集成在fet 电源 ic 中，改善电路板布局是不大可能的。因此，就要求设计一个缓冲电路，该电路由从开关节点至接地电源的 rsnub 和 csnub 组成，是一个用来消除在闭合开关时电路寄生电感引起的尖峰电压的能量吸收电路。在开关闭合时，通过为电流流经电路寄生电感提供一条接地的替代路径，该缓冲电路可以减少电压瞬态并抑制寄生电感上发生的继起振铃。
该应用报告的以下部分将讲述在没有明显减少转换关闭上升时间或降低整体效率情况下，如何布置缓冲电路组件来抑制振铃的步骤。
在确定了由寄生电感 [l∑par#]
相关技术资料- 5-22双核 STM32H747 MCU芯片应用探究
- 5-22第七代酷睿处理器系列新技术介绍
- 5-22新一代骁龙 8 旗舰处理器应用详解
- 5-22数据中心芯片AI 100际应用场景分析
- 5-22首款Arm架构服务器芯片Centriq 2400
- 5-2212英寸碳化硅衬底激光剥离自动化解决方案
- 5-21带控制引脚锂电保护芯片 SC5617E
- 5-21全新互连技术—NVLink Fusion
- 5-21最新一代GB300 AI系统技术参数设计
- 5-21Data Center Building Block Soluti
- 5-21新品4U前端I/O NVIDIA HGX™B200 8
- 5-21DLC-2第二代直接液冷技术（Direct Liqu
- 相关IC型号
版权所有:51dzw.COM
深圳服务热线：13692101218 13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式
深圳服务热线：13692101218 13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607深圳市碧威特网络技术有限公司
付款方式
把51电子网设为首页 把51电子网加入收藏夹 给51电子网投诉建议
库存上载：service@51dzw.com
版权所有:51dzw.COM 粤ICP备09112631号-6(miitbeian.gov.cn) 服务热线(深圳)：13751165337 13692101218 传真：0755-83035052 投诉电话:0755-83030533
复制成功！