如何调试锁相环频率合成器
发布时间:2008/5/28 0:00:00 访问次数:344
|
引言
---无线电系统会因为各种各样的原因而采用基于锁相环（pll）技术的频率合成器。pll的好处包括：
（1）易于集成到ic中。
（2）无线信道间隔中的灵活性。
（3）可获得高性能。
（4）频率合成器外形尺寸较小。
---本文向读者介绍pll应用中颇具价值的注意事项和使用技巧。
pll概述
---简单的pll由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（vco）组成。基于pll技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对vco进行分频。而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。简单的pll上所增设的这些数字分频器电路实现了工作频率的轻松调节。处理器将简单地把一个新的分频值“写入”到位于pll中的寄存器中，更新vco的工作频率，并由此改变无线设备的工作信道。
pll工作原理
---pll是作为闭环控制系统工作，用于比较基准信号与vco的相位。增设基准和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。该相位比较在相位检波器中完成，在大多数系统中，这种相位检波器是一个相位和频率检波器。该相位-频率检波器生成一个误差电压，此误差电压在±2π的相位误差范围内近似为线性，并在误差大于±2π的情况下保持恒定。相位-频率比较器所采用的这种双模式操作可生成针对大频率误差（比如，当pll在上电期间起动时）的较快的pll锁定时间，并避免被锁定于谐波之上。
---vco利用调谐电压生成一个频率。vco可以是模块、ic，也可由分立元件来制成。图2示出了一个位于max2361发送器ic内部的、采用有源元件制作的vco。谐振回路和变容二极管是外置的，使得设计工程师能够对if（中频）lo（本机振荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。
---环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于vco的调谐电压。传统的做法是使来自环路滤波器的调谐电压升高（变为更大的正值），以使vco的相位超前并提高vco的频率。环路滤波器可以采用诸如电阻器和电容器等无源元件来实现，也可采用一个运算放大器。环路滤波器的时间常数以及vco、相位检波器和分频器的增益将设定pll带宽。pll带宽决定了瞬态响应、基准寄生电平和噪声滤波特性。在pll带宽之内，频率合成器输出端上的相位噪声主要是相位检波器相位噪声；而在pll带宽之外，输出相位噪声则主要源自vco相位噪声。
---频率合成器pll基准输入是一个稳定、无干扰的恒定频率信号。在大多数无线电设备中都采用了某种形式的晶体振荡器，原因是其相位噪声非常低，而且其频率稳定并进行了精确的规定。pll将对该基准进行分频，以提供一个用于相位-频率检波器的较低频率。这一较低的频率将设定用于检波器的比较率，并通过使反馈分频器设定值以“1”的幅度递增的方法来设立可行的最小频率步进。这变成了合成器的频率分辨率（即频率步长），它应该等于或小于正在设计之中的无线电系统的信道间隔。利用由反馈分频器按比例缩小的vco的输出，相位检波器和环路滤波器生成了一个调谐电压。基于上述说明，vco的工作频率为：
--- 例如，若基准频率为20mhz，且基准分频器值为2000，则一个88103的反馈分频器设定值将产生一个如下的vco频率：
---(20mhz/2000)×88103=881.03 mhz
---由于比较频率为10khz，因此，使反馈分频器设定值增加1（即变为88104）将产生一个数值为881.04mhz的vco频率。
---该频率合成器将基准频率倍频至uhf波段。采用这种pll倍频法会引发一个不良的后果，即环路带宽内的相位噪声有所增加。在环路带宽内，pll噪声层的增幅为20log(n)。在上文所述的场合中，相位噪声将增加20log(88103) = 98.89db！这就是基准振荡器必须非常干净的原因。环路的动作将使噪声层增加100db左右，所以，如果想获得满足当今无线电通信需要的足够输出质量，就必须采用高q值晶体振荡器。
使pll正常运作
---vco部分
---因为vco由pll频率合成器来生成信号输出，所以pll的绝大部分性能都是由它决定的。如果vco未能正确地运作，则许多性能参数都将受到影响。在调试阶段的初期应对vco进行测试，以确保其提供预定的频率范围、增益和输出电平。如果只是想测试vco，则需对pll进行修正，以取消闭环控制。“断开”环路的一种常用方法是使r3
|
引言
---无线电系统会因为各种各样的原因而采用基于锁相环（pll）技术的频率合成器。pll的好处包括：
（1）易于集成到ic中。
（2）无线信道间隔中的灵活性。
（3）可获得高性能。
（4）频率合成器外形尺寸较小。
---本文向读者介绍pll应用中颇具价值的注意事项和使用技巧。
pll概述
---简单的pll由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（vco）组成。基于pll技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对vco进行分频。而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。简单的pll上所增设的这些数字分频器电路实现了工作频率的轻松调节。处理器将简单地把一个新的分频值“写入”到位于pll中的寄存器中，更新vco的工作频率，并由此改变无线设备的工作信道。
pll工作原理
---pll是作为闭环控制系统工作，用于比较基准信号与vco的相位。增设基准和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。该相位比较在相位检波器中完成，在大多数系统中，这种相位检波器是一个相位和频率检波器。该相位-频率检波器生成一个误差电压，此误差电压在±2π的相位误差范围内近似为线性，并在误差大于±2π的情况下保持恒定。相位-频率比较器所采用的这种双模式操作可生成针对大频率误差（比如，当pll在上电期间起动时）的较快的pll锁定时间，并避免被锁定于谐波之上。
---vco利用调谐电压生成一个频率。vco可以是模块、ic，也可由分立元件来制成。图2示出了一个位于max2361发送器ic内部的、采用有源元件制作的vco。谐振回路和变容二极管是外置的，使得设计工程师能够对if（中频）lo（本机振荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。
---环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于vco的调谐电压。传统的做法是使来自环路滤波器的调谐电压升高（变为更大的正值），以使vco的相位超前并提高vco的频率。环路滤波器可以采用诸如电阻器和电容器等无源元件来实现，也可采用一个运算放大器。环路滤波器的时间常数以及vco、相位检波器和分频器的增益将设定pll带宽。pll带宽决定了瞬态响应、基准寄生电平和噪声滤波特性。在pll带宽之内，频率合成器输出端上的相位噪声主要是相位检波器相位噪声；而在pll带宽之外，输出相位噪声则主要源自vco相位噪声。
---频率合成器pll基准输入是一个稳定、无干扰的恒定频率信号。在大多数无线电设备中都采用了某种形式的晶体振荡器，原因是其相位噪声非常低，而且其频率稳定并进行了精确的规定。pll将对该基准进行分频，以提供一个用于相位-频率检波器的较低频率。这一较低的频率将设定用于检波器的比较率，并通过使反馈分频器设定值以“1”的幅度递增的方法来设立可行的最小频率步进。这变成了合成器的频率分辨率（即频率步长），它应该等于或小于正在设计之中的无线电系统的信道间隔。利用由反馈分频器按比例缩小的vco的输出，相位检波器和环路滤波器生成了一个调谐电压。基于上述说明，vco的工作频率为：
--- 例如，若基准频率为20mhz，且基准分频器值为2000，则一个88103的反馈分频器设定值将产生一个如下的vco频率：
---(20mhz/2000)×88103=881.03 mhz
---由于比较频率为10khz，因此，使反馈分频器设定值增加1（即变为88104）将产生一个数值为881.04mhz的vco频率。
---该频率合成器将基准频率倍频至uhf波段。采用这种pll倍频法会引发一个不良的后果，即环路带宽内的相位噪声有所增加。在环路带宽内，pll噪声层的增幅为20log(n)。在上文所述的场合中，相位噪声将增加20log(88103) = 98.89db！这就是基准振荡器必须非常干净的原因。环路的动作将使噪声层增加100db左右，所以，如果想获得满足当今无线电通信需要的足够输出质量，就必须采用高q值晶体振荡器。
使pll正常运作
---vco部分
---因为vco由pll频率合成器来生成信号输出，所以pll的绝大部分性能都是由它决定的。如果vco未能正确地运作，则许多性能参数都将受到影响。在调试阶段的初期应对vco进行测试，以确保其提供预定的频率范围、增益和输出电平。如果只是想测试vco，则需对pll进行修正，以取消闭环控制。“断开”环路的一种常用方法是使r3
 热门点击
推荐技术资料
| |
公网安备44030402000607
