处理高速电子系统的信号完整性问题一直是比较难于处理的，特别是越来越多的芯片的工作频率超过了100m赫兹，信号的边沿越来越陡（已达到ps级），这些高速器件性能的提高更增加了系统设计的难度。同时，高速系统的体积不断减小使得pcb板的密度迅速提高。信号完整性问题已经成为新一代高速产品设计中越来越值得注意的问题。

信号完整性问题的产生

信号完整性（si）是指信号电路中以正确的时序和电压作出响应的能力，从广义上讲，信号完整性问题表现为反射、串扰、地弹和延迟等。

反射

反射现象的原因是信号传输线的两端没有适当的阻抗匹配，信号的功率的一部分经传输线传给了负载，另一部分则向源端反射，布线的几何形状、不适当端接，经过连接器的传输及电源平面不连续等因素均会导致信号反射。

串扰

信号串扰是没有电气连接的信号线之间的感应电压和感应电流产生的电磁耦合现象，这种耦合使信号线起到天线的作用，其电容性耦合引发耦合电流，感性耦合引发耦合电压，并且随着时钟速度的升高和设计尺寸的减小而加大，由于信号线上的交变信号电流通过时，会产生交变磁场，处于磁场中的其他信号线会感应出信号电压，在低频段，导线间的耦合可以建立为耦合电容模型；在高频段，可以建立为lc集中参数导线和传输线模型。另外，pcb板层的参数，信号线间距、驱动端和接受端的电气特性以及信号线端接方式对串扰都有一定的影响。

地弹

主要是源于电源路径以及芯片封装所造成的分布电感的存在。当系统的速度愈快，同时转换逻辑状态的i/o引脚个数愈多时，会产生较大的瞬态电流，导致电源线上和地线上电压的波动和变化，这就是平时所说的接地反弹。接地反弹噪声会造成系统的逻辑运作产生误动作。

延迟

延迟是指信号在pcb板的导线上以有限的速度传输，信号从发送端到达接受端的传输延迟，信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。

确保信号完整性的方法

改善反射

反射是产生干扰的几个重要来源之一。为改善因线路的阻抗不匹配而造成反射的现象，可以选择采用布线拓扑和终端匹配的方法。

利用适当的布线拓扑法来改善反射现象，通常不需要增添额外的电子元件。常见的布线拓扑法有：树状法，菊链法、星状法和回路法，如图1所示，其中树状法是最差的布线法，它所造成的反射量最大，易产生额外的负载效应和振铃现象，菊链法是比较好的布线法，适合于地址或数据总线以及并联终端的布线；星状法适合串联终端的布线，但条件是输出缓冲器（驱动器）必须是低输出阻抗并具有较高的驱动能量，回路法基本与菊链法类似，但是回路法会耗费较多的回路面积，对于共模噪声的免疫能力较差。

除了布线拓扑法，为克服反射现象的干扰，中断匹配是最有效的方法，传输线的特性阻抗一般是定值。对于cmos电路而言，信号驱动端的输出阻抗比小，而接收端的输入阻抗比较大，可以在信号最后的接收端匹配一个电阻，这样匹配和接收端并联的结果就可以和传输线的特性阻抗相匹配了，信号的性能得到了比较好的改善。

解决串扰

电路设计中，通常感性串扰要比容性串扰大，所以可以重点考虑导体间的互感问题，两导体间的感性串扰系数c可以通过下式得出：

其中，常数k取决于信号的建立时间和信号线的干扰长度（平行长度），h为信号线到平板地层的距离，d为2条干扰线的中心距离，k值的计算十分复杂，但由于它总是小于1，所以串扰系数的最坏情况为：

由上面两式可知，减小串扰的主要途径有：尽可能的增大线间距离（增大d），尽可能的将信号线靠近地层（减小h），减小2条线的平行长度（减小k值）。从实际的角度出发，最可行的方法是增大线间距离。

抑制接地反弹

要抑制接地反弹的影响，首先是减小封装的分布电感，其次，是采用分布电感较小的封装技术，表面