引言

在信息技术和计算机互联网飞速发展的大背景下，数字视频的需求与日俱增。视频监控、视频会议及各类便携式、手持式pda等都需要实时的视频采集和处理，与此同时，也伴随着海量数据的产生，这就对视频采集系统的处理能力、并行速度提出了更高的要求。而dsp以其高精度、快速度、小功耗、高并行性、易于集成等优点很好的满足了这一要求，同时也越来越广泛地应用于各类实时视频和嵌入式系统。

本文给出了一个基于ti高端dsp芯片tms320c6211的自适应实时视频采集处理系统的设计及实现方法，利用该方法可自适应接收ntsc或pal视频，并自动进行50／60hz场频的检测，以将其解码为数字视频，然后通过软件设置所需的输出格式与分辨率，来完成实时的视频采集与处理。

系统概述

本视频采集处理系统的总体结构如图1所示。该系统主要由摄像头、专用视频a／d转换器saa7114h、视频缓存单元、核心处理器tms320c6211单元和输出接口构成。其中摄像头采集的ntsc／pal模拟视频信号通过saa7114h视频专用解码芯片来实时接收且完成a／d和格式转换，并送入同步fifo芯片sn74v215进行缓冲存储。fifo半满时，可向tms320c6211申请中断以请求读入数据。tms320c6211启动edma以完成数字视频的转存，dsp外围sdram和flash用来存储对数字视频所做的后期处理的(例如mpeg-4、h.264压缩)数据与程序。cpld isplsi1032e用来产生系统中所需的逻辑控制信号、读写控制信号、同步信号和dsp中断请求信号，输出接口依据应用场合可以选择10 mb／l00mb自适应以太网接口或pci接口来完成处理后数字视频信号的输出。

系统电路设计及工作原理

◇电路设计

视频采集处理系统以tms320c6211 dsp和视频解码芯片saa7114h为核心。tms320c6211是ti定点dsp家族的高端产品，采用最先进的vliw硬件结构，在167 mhz在时钟下，可达133mips，本文采用的tms320c6211的外部输入时钟频率为25 mhz，倍频后处理器主频为150 mhz。视频解码芯片saa7114h是philips公司的主流视频处理芯片，具有6个模拟信号输入端，2个模拟信号处理通道和2个模拟反混叠滤波器，可采样支持4：2：2、4：2：0、4：1：1和4：1：0格式，a／d采样转换精度可达到9bit。该芯片的控制接口是i2c接口。saa7114h与同步fifo及tms320c6211的连接电路见图2所示(cpld及其它部分略去)。

saa7114h的工作主频为24.576mhz，dsp可通过i2c总线与其接口，视频图像经saa7114h第20管脚ai11输人采样后，可从i port和h port以16位宽度的数字图像格式输出，同时输出同步信号igpv、igph、idq、fid，iclk以分别表示行、场同步、有效标志、输出帧同步和像素同步信号，其时序见图3所示。这些同步信号接入cpld后，结合dsp便可完成对视频采集和同步的控制。

saa7114h输出的16位数字视频信号会先后进入两片512×18 bit(最高2 bit未使用)同步fifo sn74v215进行缓存，再经控制逻辑将fifo输出的两个16位数据合并为32位数据，dsp通过edma从数据总线ed0～ed31一次读取。fif0由dsp mcbsp1接口输出使能信号fen，而复位信号rs则结合cpld产生的读写使能nwen、nren等信号进行控制。

◇系统工作原理

dsp配置mcbsp1接口的4个管脚clkr1、clkx1、fsr1、fsx1均为通用i＼o信号，可分别用来模拟i2c总线以完成对sa7114h的配置，同时完成对fifo的控制。数字视频数据的传输是通过edma完成的。此视频系统包括视频同步采集和差错控制两个过程，其采集过程如下：

1)系统复位后，mcbsp1接口fen和rs均保持低电平，即fifo处于复位态，不允许写入。

2)采集开始时，dsp将rs置1，fifo脱离复位态，然后置fen为1，并通过cpld从saa7114h输出的视频帧同步信号fid来锁存fen，同时开始视频采集。

3)fifo采集1行视频数据后，控制逻辑将产生信号ext_int4以通知dsp，dsp通过edma响应ext_int4中断，同时将fifo中的1行视频数据读入片内sram中。edma传输完1行数据后，再次提出中断请求，dsp响应此中断后，启动2个edma传输，并分离视频数据中的y、ch、cr分量。此后，dsp读出整行数据后清除ext_int4中断。

如将数字图像以y-cr-cb表示，y表示图像亮度分量，cr，cb分别为色差分量。那么，本系统中的设计数字视频输出