德州仪器宣布推出一款时钟乘法器，集成三个片上锁相环(pll)组件，据称可将现有解决方案的周期抖动降低多达70%。该器件的6个输出中每个输出都可以在电路内或在操作期间针对300mhz以上的任何时钟频率进行编程。ti称，其高灵活性能简化设计过程，节省系统成本，帮助设计人员满足高性能通信应用新标准的要求，如无线基站、电信或数据通信设备。

　　这三款cdce706 pll基于ti的射频(rf) silicon germanium工艺开发，可以接受晶振、lvcmos或差分输入，并可利用单个时钟源产生6个时钟信号。利用片上eeprom技术，设计人员可以编程并把器件的寄存器设置保存到非易失存储器，这样在上电时就无需再编程。在器件投入系统使用时，设计人员还可以根据需要采用双线smbus接口对输出进行动态地重新编程。

　　通过提供低于60psec周期抖动的同时对设计过程进行简化，cdce706有助于加快产品上市速度。用户只需定义输入／输出频率或分割器(divider)设置，后者可以自动设置pll参数。

　　新器件具有灵活的输出设置，如：启用、禁用、低状态、信号反相、0.6～3.3ns的压摆率控制以及2.3～3.6v可变输出电源。另外，该器件的高分辨率 pll分割器可实现0ppm输出时钟误差。

　　cdce706采用3.3v电源，可以在-40～85°c温度范围内工作，采用20引脚超薄紧缩小型封装。