用于射频识别(rfid)电路的应答器设计必须借助应用低功耗电路来克服其所面临的许多挑战。rfid应答器电路必须是低成本的，并且必须在有限的电源条件下满足长期工作。先前的一系列文章提出了设计rfid应答器集成电路(ic)的基本设计策略，以及如何在不同的电路中应用这些策略。在这一系列连载文章的最后，将探讨某些先进的rfid应答器设计策略，其主要目标是节省功耗并降低成本。

　　应答器设计的成本依赖于几个因素，而不仅仅是硅的成本。事实上，芯片制造工艺的成本(就其复杂性和成熟程度与良率而言)一般可以由电路设计师来控制。根据经验，当裸片面积超过1mm²时，用于供应链应用的rfid的成本开始下降。

　　当rfid 应答器从系统的最小范围运动到最大范围时，其功率大致变化三十倍，所以rfid应答器的功率要求可能对设计师提出了一个难于预测的挑战。尽管uhf rfid应答器可以获得的典型功率在一百毫瓦数量级，但该问题并非仅限于功耗。即使是在短距离内，可以对应答器提供足够的功率却可能导致电压过载。应答器还必须工作在从-25℃~+40℃的标称工作范围内，以及从-40℃~+65℃基于epc gen2标准的扩展温度范围内。

　　成本与功率要求极大地影响了对用于生产rfid应答器ic的工艺选择。正如在先前系列文章中所提到的，肖特基接触在rfid应答器设计中提供了低开启电压、低结电容以及高电流驱动。另外，已经有人致力于采用新的工艺，例如bicmos以及蓝宝石硅片(sos)，其提供了极佳的低功耗性能。但每种方法都有其不利的一面。在cmos工艺中肖特基接触并非是常规的，而一般需要后处理步骤。其它工艺诸如bicmos和sos对大多数rfid应答器应用而言又太贵了。

　　实现低功耗电路要求的另一个方法是动态阈值电压mosfet(dtmos)技术。其可以利用体硅cmos技术实现廉价生产。其全部优势非常适合于开发下一代 uhf rfid应答器，本文将对此作详细论述。本文将首先介绍dtmos的基本原理。接下来，dtmos在数字、模拟以及射频领域的实现将被重点说明，这是由于 uhf rfid应答器包括了涉及所有这三个领域的电路。最后，将演示满足epc gen2指标uhf rfid的dtmos带隙参考电路的芯片实现。

　　dtmos 属于基本上采用互连的阱和栅的mos晶体管(图1)。对于双阱p衬底cmos工艺，由于只能单独控制和生产n阱的这一事实，所以只能采用p型dtmos，这是因为n型dtmos的p阱具有到p衬底的共同和低欧姆的通路。然而，n型dtmos可以在具有深n阱特性的工艺中获得。dtmos的操作类似于弱反型 mos的操作，相似于横向pnp管中的三极管操作。弱反型mos晶体管的漏电流与横向pnp的集电极电流(都在饱和区)为：

　　其中：f=f_bjt=v_be。用于三极管，f=f_wim=[(v_gs-v_t)×c_ox/(c_ox+c_depletion)]用于弱反型mos晶体管。

　　耗尽层电容的值依赖于耗尽层的宽度，其依次依赖于阱的掺杂特性，以及在硅中源极结附近的电压降。因此，该因素依赖于所采用的阱-源电压和通过阈值调制效应所采用的阱-源电压。

　　dtmos可以被看作基极上具有额外栅的横向双极pnp管。基于这一观点，dtmos的漏电流主要取决于通过源—阱结的电压，其在v_gs与i_d之间产生了理想的指数(类似双极)关系。由于互连栅—阱的存在，在栅和阱之间存在着内建电压f_gw。由于电容的分配，电压f_gw在栅氧和硅上被再次分配。这意味着硅中的电压降由于f_gw作为势垒，降低了电压f_b1，dtmos的漏电流可以表示为：

　　降低电压f_b1的势垒为：

　　这是一个f_gw与许多工艺参数的函数：

由这些推导得出的关键结果如下：
　　1. 与硅pn结的1.2v相比，dtmos器件的带隙显然是0.6v；
　　2. dtmos器件具有理想的指数特性[id a exp(qv_gs/kt)]；
　　3. dtmos器件的横向电流