基于S3C4480X的大翟LED显示系统设计
发布时间:2007/4/23 0:00:00 访问次数:599
|
您现在的位置:下载 ,1289.94K | ARM7TDMI 的货源和报价 ARM7TDMI 的相关技术信息 | 其他型号 | 北京显周科技有限公司联系人:销售部 电话:010-51653931 | ||||||
>>更多供应商 |
基于S3C4480X的大翟LED显示系统设计
大型LED显示系统已经广泛应用于各种室内外场合,但由于其多采用多机系统,提高了系统成本和软硬件设计复杂度。多机系统工作时,本质上相当于一个高总线宽度的计算机系统。其技术难点如下:
◆大型LED显示屏上的像素数以万计,随着显示面积增大,电路结构随之增大。
◆为了保证一定的显示质量,帧频应在30帧/s以上。对于一个512×252的单色LED屏,每秒的数据传输量至少为480 KB以上,对于彩屏及显示质量高的场合,数据传输量还将按整数倍增S3C44BOX内部的DMA控制器进行数据的传输和控制,节省了使用指令传输数据的CPU取指和译指时间以及使用指令传输数据附带的计数、比较、跳转等软件开销,从而能够在连续的读写操作中完成数据的传输,提高了数据传输的速度和效率。
1 硬件结构及原理
大型LED显示系统一般分为主控板和显示驱动模块两部分。
1.1 显示模块
现今,大型LED显示系统ARM7TDMI内核并带有内部DMA控制器的S3C44BOX作主控制器,使其工作在ARM状态,并使用16位总线。由于把LED屏虚拟的视为一段连续的存储单元,故为其分配地址空间0x2000000~Ox4000000。
主控电路与I。ED屏接口应能实现以下功能:
◆选通任意位置的显示模块及该模块上的第一级列数据锁存器。将该位置要显示的点阵码准确锁存,并能在第一级列数据锁存器数据刷新后,将刷新数据锁存到第二级列数据锁存器并输出。
◆能控制选通驱动16行同名行中的一行进行逐行扫描显示。
◆实现主控芯片3.3 V到LED屏5 V的逻辑电平转换。
主控板与LED屏接口电路原理图如图2所示。
一个大型LED屏的结构可分为纵向级联和横向级联,这种结构类似于一个三维数组。假设一个三维数组LED[i][j][k]其中:
i=O,1,2…,m表示LED屏纵向级联级的序号。
j=O,l,2…n 表示LED屏横向级联级的序号。
k=O,1,2….,16 表示显示模块上16个第一级列数据锁存器的序号。
由于系统使用16位并行总线数据传输方式,并将LED屏视为一段连续的存储单元,故使用A[4:1]作显示模块上选通第一级列数据锁存器译码器(图1中u2)的译码输入,即为三维数组的k变量;使用A[8:5]作选通横向级联显示模块的译码器(图2中U7)译码输入,即为三维数组的j变量;由于LED屏要具有良好的灵活性,又由于采用DMA传输数据要求点阵码存放顺序的技术要求,纵向级联级选通不满足使用地址总线译码选通的条件,所以使用S3C44BOX的PG[2:0]作纵向级联级选通译码器的译码输人,即三维数组的i
|
您现在的位置:下载 ,1289.94K | ARM7TDMI 的货源和报价 ARM7TDMI 的相关技术信息 | 其他型号 | 北京显周科技有限公司联系人:销售部 电话:010-51653931 | ||||||
>>更多供应商 |
基于S3C4480X的大翟LED显示系统设计
大型LED显示系统已经广泛应用于各种室内外场合,但由于其多采用多机系统,提高了系统成本和软硬件设计复杂度。多机系统工作时,本质上相当于一个高总线宽度的计算机系统。其技术难点如下:
◆大型LED显示屏上的像素数以万计,随着显示面积增大,电路结构随之增大。
◆为了保证一定的显示质量,帧频应在30帧/s以上。对于一个512×252的单色LED屏,每秒的数据传输量至少为480 KB以上,对于彩屏及显示质量高的场合,数据传输量还将按整数倍增S3C44BOX内部的DMA控制器进行数据的传输和控制,节省了使用指令传输数据的CPU取指和译指时间以及使用指令传输数据附带的计数、比较、跳转等软件开销,从而能够在连续的读写操作中完成数据的传输,提高了数据传输的速度和效率。
1 硬件结构及原理
大型LED显示系统一般分为主控板和显示驱动模块两部分。
1.1 显示模块
现今,大型LED显示系统ARM7TDMI内核并带有内部DMA控制器的S3C44BOX作主控制器,使其工作在ARM状态,并使用16位总线。由于把LED屏虚拟的视为一段连续的存储单元,故为其分配地址空间0x2000000~Ox4000000。
主控电路与I。ED屏接口应能实现以下功能:
◆选通任意位置的显示模块及该模块上的第一级列数据锁存器。将该位置要显示的点阵码准确锁存,并能在第一级列数据锁存器数据刷新后,将刷新数据锁存到第二级列数据锁存器并输出。
◆能控制选通驱动16行同名行中的一行进行逐行扫描显示。
◆实现主控芯片3.3 V到LED屏5 V的逻辑电平转换。
主控板与LED屏接口电路原理图如图2所示。
一个大型LED屏的结构可分为纵向级联和横向级联,这种结构类似于一个三维数组。假设一个三维数组LED[i][j][k]其中:
i=O,1,2…,m表示LED屏纵向级联级的序号。
j=O,l,2…n 表示LED屏横向级联级的序号。
k=O,1,2….,16 表示显示模块上16个第一级列数据锁存器的序号。
由于系统使用16位并行总线数据传输方式,并将LED屏视为一段连续的存储单元,故使用A[4:1]作显示模块上选通第一级列数据锁存器译码器(图1中u2)的译码输入,即为三维数组的k变量;使用A[8:5]作选通横向级联显示模块的译码器(图2中U7)译码输入,即为三维数组的j变量;由于LED屏要具有良好的灵活性,又由于采用DMA传输数据要求点阵码存放顺序的技术要求,纵向级联级选通不满足使用地址总线译码选通的条件,所以使用S3C44BOX的PG[2:0]作纵向级联级选通译码器的译码输人,即三维数组的i