来源：中国电子技术信息网

    本文以16-qam rf发射数据泵的设计为例，介绍利用fpga设计数字滤波器的技巧和器件选择方法，说明执行分布式计算时fpga比dsp的优越之处。

    所有数字逻辑的基本结构

    16-qam调制器

    编码和码元映射

    平方根升余弦滤波器

    设计技巧

    5 mhz载波

    分布式计算(da)技术

    滤波器的实现

    用现场可编程门阵列(fpga)设计软件无线电和调制解调器可与dsp芯片媲美。虽然fpga可轻而易举地实现卷积编码器等复杂逻辑功能，但在实现大量复杂计算方面却有很大的缺陷。即使用最快的fpga来实现矩阵乘法器，其成本和性能也抵不上一个仅值5美元的dsp芯片。在用cad工具设计时dsp仍是首选芯片，但是随着分布式计算(da)技术的应用，fpga再次受到设计师的喜爱。

    fpga的特性之一是结构灵活。事实上无线和调制解调数据通道的功能模块很容易映射到独立和并行的硬件节点上。采用一个只能分时运行的数字信号处理器时，调度多个时间要求紧迫的任务需要非常复杂的编程，而采用fpga就避免了这一问题。

    我们将在设计16-qam射频发射数据泵的同时介绍fpga特性，并详细描述如何方便地把数据通道功能模块转换为xilinx 4000系列fpga的逻辑电路，从而准确地估计所需逻辑电路的数量。虽然满足相同系统需求及使用同一类型fpga的16-qam数据泵的设计曾在公开文献中发表过，但报道中的逻辑电路数量似乎比实际需要多得多。为了急于投放市场，产品很可能不用cad工具进行设计。完全依赖cad工具也未必总能得出最优的方案，还要付出大量辛勤的汗水、经验和创造性工作。

    所有数字逻辑的基本结构

    只要有足够的与非门及或非门等通用逻辑门即可构建任何数字逻辑。fpga具有充足的逻辑门。xilinx 4000系列的逻辑门采用真值表的形式，或者采用更为通用的16 字 x 1比特查找表(lut)的形式，它可实现四个输入变量(查找表的地址线)的任意布尔函数功能。由于产生的函数功能通常相当于多个与非门的组合，所以lut被视为基本的逻辑单元。xilinx 4000系列可配置逻辑模块(clb)包括两个16字的lut，可组合产生五输入变量的任意布尔函数。此外lut还可设置成两个16 x 1 ram或一个32 x 1 ram。

    clb成二维方阵排列，clb及它们之间的互连可以分别配置。最小的xc4002包含一个8 x 8的clb矩阵，最大的xc4085xl则包含一个48 x 48的clb矩阵。每个lut连接一个高达100 mhz的触发器。

    16-qam调制器

    16-qam调制器包括rf发射数据泵的关键功能模块(见图1)。20-mbps串行数据分为4比***元组(symbol)后，以每秒5兆码元的速率并行送至一个差分编码器和码元映射器(symbol mapper)。该映射器产生3比特的正交分量对。然后这些分量对由一对平方根升余弦滤波器进行脉冲整形，经过插值达到每秒20兆码元，再由5mhz载波进行调制，将各输出相加后进行数模转换。设计的关键是采用一对插值脉冲整形滤波器。

    为了有效地实现这种设计方法，有必要在确定逻辑门的总数时，将编码和映射功能模块以及一个5mhz调制器也考虑进去。

    编码和码元映射

    在确定编码器和信号映射器的逻辑数目时，我们可以借鉴过去标准调制解调器的设计。如v.32中的编码器包括一个提供180度双相保护的差分编码器和一个能加入冗余以减小接收器的位误差率(ber)的卷积编码器。编码器和映射器都是有限状态机实现的，所有状态由五个寄存器(2.5个 clb)实现，连接逻辑由八个二输入异或门(4个clb)及三个二输入与门(1.5 clb)构成。在这个16-qam发送器中，一个串并转换寄存器(2个clb)捕获到四个20-mbps的串行比特后形成一个4比***元，这样编码器就