来源：半导体技术 作者：闫 波 林水生 李广军

    摘要：本文提出了一种基于dsp＋fpga的嵌入式便携数字存储示波表的设计方案，充分利用微控制器技术和asic技术实现了嵌入式实时处理，很好地达到了体积小、重量轻、功能强、可靠性高的要求。

    关键字：便携式数字存储示波表，数字信号处理器，现场可编程门阵列，嵌入式设计

    1. 引言

    随着大规模集成电路技术、信号分析与处理技术及嵌入式微处理器软硬件技术的迅速发展，现代电子测量技术与仪器领域也在不断探讨新的仪器结构和新的测试理论及方法。集数字存储示波器、数字万用表、频率计三者功能于一体的便携式数字存储示波表正代表了当代电子测量仪器发展的一种新趋势。便携式数字存储示波表具有体积小、重量轻、成本低、不需交流供电、可靠性高、使用简便等一系列特性，非常适合于使用在有电源、空间、运输等条件限制的环境下。

    便携式数字存储示波表集a/d技术、asic技术、dsp技术、lcd显示技术于一体，具有极高的技术含量、很强的实用性和巨大的市场潜力。目前国外已有较成熟的产品，而国内在该领域的研究尚属起步阶段。本文所述方案采用嵌入式设计技术，成功地实现了对被测信号的实时处理与分析。

    2. 便携式数字存储示波表的硬件设计思想

    2．1 硬件系统结构设计

    便携式数字存储示波表硬件上主要包括模拟通道、数据采样、数据处理、显示控制等模块。图1所示为一种传统的以微控制器（dsp）为核心的示波表结构设计方案。该方案的缺点是：系统只能将dsp做为核心控制器件，造成dsp任务繁重、接口复杂。

    为解决上述问题，本文采用了基于dsp＋fpga结构的嵌入式设计方案，如图2所示。其中fpga主要集成了以下部件：

    （1） 2k字节的fifo及fifo控制器：fifo用来缓存高速adc采集的信号数据。系统无有效触发信号时fifo工作在环形方式，不断写入adc送来的采样数据；当触发信号有效后，fifo工作在桶形方式，fifo控制器将根据dsp预先写入的"预触发/后触发时间" 控制字设置fifo读指针位置，一旦fifo写"满"后就停止写入，并由fifo控制器通知dsp取走这一屏的采样数据；

    （2） 2k字节的显示缓存：用以缓存从dsp送来的lcd显示数据，并等待lcd控制器取走送lcd显示；

    （3） 外围控制器部分：

    a. 测频测周电路：接收模拟通道送来的整形后的测量信号，测得被测信号的频率/周期值并等待dsp读取；

    b. 采样频率控制电路：根据dsp写入的控制字分别控制adc采样频率及fifo写频率，以最大限度地利用有限的fifo空间实现宽频采样；

    c. 触发仲裁：确定是否抑制模拟通道送来的触发信号；

    d. 总线仲裁：对dsp产生的地址信号及控制信号进行译码以完成对外部设备的操作，并负责协调fifo和显示缓冲可能存在的读/写冲突；

    e. lcd控制器：产生lcd显示所需的各种时序信号，并负责从显示缓存中读取数据送lcd显示屏；

    可见，本设计将除模拟通道、adc、dsp及lcd显示屏之外的绝大部分功能部件都集成在fpga内部。fpga硬件在解析dsp预先写入的少量控制字后即可自动完成数据采样、信号频率/周期测量以及波形显示等底层控制功能，而dsp则被解放出来主要负责数据编码、波形恢复及人机界面等上层数据的控制处理。

    总之，为最大限度地充分发挥可编程asic芯片在嵌入系