数据传输是数字信号处理过程中的重要一环，其效率影响整个数据处理系统的性能。数据传输往往采用行业中标准化的总线技术，使数字系统的设计可靠、方便、易于升级。pci作为一种成熟的总线标准，应用于许多系统的数据传输过程。针对工业环境建立的compactpci标准结合了pci的电气特性与优良的机械特性，在工业领域的应用更为广泛。在设计基于pci或compactpci总线的数字设备时，采用各公司提供的通用pci i/o芯片或ip核，可简化复杂的pci接口设计，加快产品的研发和升级。pci 9656是plx公司为高速pci（compactpci）总线应用而设计的通用i/o芯片，适用于66mhz、64bit的pci（compactpci）总线，提供了528mb/s（pci总线）和264mb/s（局部总线）的突发传输速度，能够满足大多高速数字系统的性能要求。

1 pci 9656功能简述

　　pci 9656支持66mhz、64bit的pci r2.2规范，提供了兼容picmg 2.1 r2.0规范的compactpci hot swap接口，其局部总线达到66mhz、32bit（支持0~66mhz、8/16bit），可为pci（compactpci）适配器及嵌入式系统设计提供高性能的总线接口。pci 9656的配置寄存器与pci 9054、pci9056兼容，也方便了原有设计的移植。

　　pci 9656具有6条独立的数据通道，用于direct master、direct slave以及dma功能模式下的数据传输，其深fifo设计有效提升了总线的突发传输性能。

　　1 direct master模式。用于局部总线到pci（compactpci）的数据传输，16 qwords（128byte）和32 qwords（256byte）的fifo各应用于数据的读、写通道。

　　2 direct slave模式。用于pci（compactpci）到局部总线的数据传输，16 qwords（128byte）和32 qwords（256byte）的fifo各应用于数据的读、写通道。

　　3 dma模式。pci 9656提供了两条dma通道（channel 0、channel 1），使用了两独立的32 qwords（256byte）双向fifo。两条dma通道可同时传输数据，通过pci 9656的marbr寄存器可配置其优先级关系。pci 9656的dma方式有常规的块模式（block mode）和集散模式（scatter/gather mode），而且支持以dreq#、dask#信号请求、应答的命令模式（demand mode），可应用于通信领域中的实时数据传输。

　　在局部总线端，pci 9656简化了数据的传输控制逻辑，与isa总线类似，方便了传输控制的设计实现。pci 9656的局部总线有三种应用模式，可以适用不同的嵌入式处理器。

　　1 m模式。支持motorola 32bit的处理器，提供了可与mpc850、mpc860 powerqcicc 直接相连的接口。

　　2 c模式。适合大多数处理器的通用模式，在设计中多采用此模式。

　　3 j模式。与c模式类似，但其地址线与数据线复用。

2 数据接收卡设计

　　pci 9656片内资源丰富，功能多样，采用pci 9656为接口芯片，可方便地进行pci（compact）适配器的设计。而在pci 9656的局部总线端，往往不需要实现其全部逻辑功能，可依据需要选取配置，更进一步简化设计。

　　图1是应用pci 9656的compactpci数据记录卡的设计框图，此数据接收卡应用于一款合成孔径雷达的数据记录器中，数据源为34bit的差分信号，32bit数据，1bit采样时钟，1bit数据有效标志位。图1中：时钟驱动ics553向pci 9656、逻辑控制模块和fifo提供同步时钟信号；初始化配置芯片采用microchip 93lc56b，pci 9000系列提供3线的e2prom串行接口，可在系统上电时初始化内部配置寄存器；差分到单端信号的转换经由ti公司的lvdt386和390完成；fifo采用了idt公司所设计的高速、低功耗的72t36135m，数据容量为512k×36bit，使用易于级联的first word follow through工作模式；逻辑控制部分采用altera的maxii epm1270，实现fifo到pci 9656局部总线间的数据传输控制。

2.1 pci9656的设计应用

　　在compactpci端，pci 9656提供了66mhz、64bit总线应用所需信号，可依据compactpci规范连接，通过简单的外部电路，可实现hot swa p功能。

　　在局部总线端，采用了pci 9656的c模式。在c模式下，pci 9656的局部总线可配置实现三种数据传输逻辑。（1）single cycle mode。每次传输1个数据（8/16/32bit），默认的传输模式。（2）burst-4 mode。每次4个数据，应用intel i960与ibm ppc401处理器时的推荐模式。（3）continuous burst mode。多数据的连续突发传输模式，提供了最大的数据吞吐量。在传输过程中，从设备（slave）可通过bterm#信号停止传输过程。模式2与模式3只选其一，模式1始终可用。在数据接收卡中，采用了连续突发（continuous burst）模式，可以有效的利用局部总线带宽。

　　分析接收卡的设计：局部总线端无处理器，pci 9656在此端为主设备（master），始终占用总线，负责逻辑控制的cpld为从设备