瑞萨科技公司（renesastechnologycorp.）与松下电器产业有限公司日前宣布，共同开发出一种可以使45nm工艺传统cmos*1的sram（静态随机存取存储器）稳定工作的技术，这种sram可以嵌入在soc（系统级芯片）器件和微处理器（mpu）当中。采用这种技术的512kbsram的实验芯片的测试已经得到证实，可以在宽泛的温度条件下（-40℃－125℃）稳定工作，而且在工艺发生变化时具有较大的工作电压范围裕量。采用45nmcmos工艺生产的用于实验的sram芯片集成了两种不同的存储单元设计，一个元件面积仅有0.327μm2，另一个的元件面积为0.245μm2——　这是全球最小的水平。更小的存储单元是利用减少处理尺寸裕量实现的。
　　该创新具有重大意义，因为sram是用于嵌入式控制应用的soc和mpu的十分重要的片上功能。互相矛盾的趋势在于，这些应用正变得更加复杂，需要更多的sram，正如半导体工艺的缩小使生产适当设备功能所需的可稳定工作的sram变得更加困难那样。采用新的制造技术生产的45nm工艺sram将有助于以低成本实现高性能的芯片，因为它使用传统cmos而不是硅绝缘体（soi）材料这一比较昂贵的方法。
解决了不可避免的栅极电压变化所引起的问题
　　随着lsi制造工艺的不断进步，进一步的小型化使晶体管特性发生了更大的变化，尤其是栅极限电压（vth）*2，它可能影响sram的工作。vth的变化有两种形式。全面的vth变化会出现在逐芯片或逐晶圆的情况下，晶体管形状会随栅极长度和栅极宽度不同等出现细微的差别。因此，它会在芯片中显示出同方向的偏差。以前全面vth的变化是sram设计人员不得不克服主要挑战。
　　相比之下，本机vth变化是由半导体中的杂质状态的波动引起的，甚至在同样形状的相邻晶体管中也会出现。因此，它是随机发生的且没有方向性。随着晶体管小型化的进展，本机vth变化的问题首先出现在90nm工艺中。这是采用45nm工艺的嵌入式sram应用所必须面对的一个主要挑战。
　　半导体行业一直在积极推进实现稳定sram工作的技术进步。不过，影响45nm工艺的vth变化问题需要技术上的进一步发展。瑞萨科技与松下共同开发了两种元件，采用了6晶体管型sram存储单元解决方案。一个是可对vth变化进行自动调整的读辅助电路。另一个是采用分层结构电源布线的写辅助电路。
　　新型读辅助电路的补偿功能采用了一种被动元件电阻功能，类似于存储单元的布局功能。由于存储单元变化和阻值的波动被联系在一起，从而减少了vth变化的影响。这种补偿功能可以自动地调整与温度和工艺变化有关的电压。因此，即使在温度增加和工艺变化条件下存储单元电气特性的对称性降低的情况下，也可以保证各种工作条件下存储单元读操作的稳定性。
　　新型写辅助电路在存储单元的柱式单元电源线中增加了更精细的电源线（划分为8条），在某种意义上写操作所需的隔离只在必要的地方执行。而且，它可实现分层结构的电源布线。这将减少关键区域的电源线电容，有助于在高速时将电源线电位降到低电位。实验芯片的测量表明，与没有采用上述技术的sram设计相比，即使在最差坏条件（－40℃，最小工作电压和最差工艺条件）下，新型写辅助电路也可以显著改善sram的写速度。