引 言

    现场可编程门阵列fpga(field programmable gate array)是一种集通用性强、设计灵活、集成度高和编程方便等诸多优点于一身的现场可编程asic。自1985年美国的xilinx公司推出fpga产品并取得成功以后，fpga发展迅猛，门数不断提升，达到数百万门的规模；产品种类日益丰富，性能不断完善，在军事、通信、医疗、消费类电子等各领域发挥了巨大的作用。

   &nbsilinx公司的fpga具有很高的性价比，其集成开发环境ise和webpack效率高、界面友好，因此在业界有着广泛的应用。通常对xilinx公司的fpga配置采用专用的配置芯片，速度较快，其价格也正逐步降低。笔者为配合某电力测量仪表的开发，对xilinx公司的spartanii系列fpga的配置方案进行了探索，总结出一套成本低廉、接口简单、便于移植的方法。该方法采用megawin公司的1mb大容量串行e-flash存储器mm36sb010存放fpga配置文件，通过mcu在被动串行模式下完成了对xc2s30的在线配置。

    1 spartanll配置简介

   &nbsilinx公司的spartanii系列fpga产品成熟。该系列是采用0.18 μ m工艺的2.5v低电压fpga芯片，功耗低，可无限次编程。xc2s30是该系列fpga中的一款，总门数达3万门，可以实现电力测量仪表中采样数据的串行编码和多cpu间的数据交换的功能。

   &nbsc2s30采用cmos sram工艺。由于sram的易失性，断电后配置信息消失，因此上电时必须对该芯片重新配置才能使其正常工作。本节将详细介绍xc2s30的配置方式。该配置方式对spartanli系列的其它fpga同样适用。

    1.1 配置模式

   &nbsc2s30支持4种配置模式：被动串行模式（slave serialmode）、主动串行模式(master serial mode)、被动并行模式(slave parallel mode)和边界扫描模式(boundary-scanmode)。在每次芯片上电初始化完毕后，芯片将采样模式引脚m[2：0]以决定配置模式。配置引脚状态和配置模式的关系如表1所列。(x代表任意状态。)

    根据不同的应用场合，用户可以选择不同的配置方式。在xc2s30内部逻辑设计阶段，可采用边界扫描模式进行配置。配置文件可通过xilinx公司的下载电缆(如xilinx并行下载电缆)下载到芯片，便于在线调试。但是在产品成品阶段，已经设计好的配置文件必须存储于eeprom或者flash等非易失的存储器中。在系统上电时，外围器件通过fpga配置引脚将配置文件传送至fpga中，从而使其正常工作。根据用户的需要，可以选择主动串行模式、被动串行模式和被动并行模式。其中串行的两种模式需要的i/o口资源较少，但速度较慢；被动并行模式需要的i/o口资源较多，速度也较快。根据本系统的设计要求，选择了占用i/0口资源较少的被动串行模式对xc2$30进行配置。

    1.2 被动串行模式下的配置引脚

    在被动串行模式下，所用到的配置引脚为模式选择m[2:0]、配置时钟cclk、配置复位program、配置完成done、配置数据串行输入din和初始化状态init。

    1.3 被动串行模式下的配置步骤及时序

   &nbsc2s30上电后，当内核和i/o口电源引脚电压达到高电平或者用户将program引脚置低时，芯片便进入初始化状态。此后芯片将init引脚置低，代表芯片正在清空配置存储器，清空完成后init引脚将被置高，代表清空完毕。在init的上升沿，模式选择引脚m[2:0]被采样，以决定配置模式，若为11x则采用被动串行模式。此后配置文件信息可以通过cclk和din两个配置引脚输入至xc2s30中。配置数据在cclk的上升沿采样。在配置期间芯片会自动进行crc错误检验。若发生了crc校验错误，init引脚将被置低，用户可以检测该引脚判断配置过程中是否出现错误。当配置文件成功输入至芯片中，芯片置done引脚为高，用户可检测该引脚判断配置是否成功。此后芯片进入正常工作状态。配置流程如图1所示。

    2 mm36sb010的读写方式

    mm36sb010是megawin公司生产的大容量spi串行e-f1ash存储器。该芯片具有低功耗(小于4ma)、宽电压(2.4～5.5v)、高速(8mhz工作频率)、大容量(1mb)和小页面(每页128b)、低成本等诸多优点，特别适合于消费电子、通信、工业控制等领域的应用。该芯片可工作在2线或者3线串行总线方式。本方案使用该芯片存储fpga配置文件，读写接口简单，速度快。

    mm36sb010的容量为