Verilog HDL中的实数形式
发布时间:2008/5/28 0:00:00 访问次数:1538
实数可以用下列两种形式定义：
1) 十进制计数法；例如
2.0
5.678
11572.12
0.1
2. //非法：小数点两侧必须有1位数字
2) 科学计数法； 这种形式的实数举例如下：
23_5.1e2 其值为23510.0; 忽略下划线
3.6e2 360.0 (e与e相同)
5e－4 0.0005
verilog语言定义了实数如何隐式地转换为整数。实数通过四舍五入被转换为最相近的整数。
42.446， 42.45 转换为整数42
92.5, 92.699 转换为整数93
－15.62 转换为整数－16
－26.22 转换为整数－26
1) 十进制计数法；例如
2.0
5.678
11572.12
0.1
2. //非法：小数点两侧必须有1位数字
2) 科学计数法； 这种形式的实数举例如下：
23_5.1e2 其值为23510.0; 忽略下划线
3.6e2 360.0 (e与e相同)
5e－4 0.0005
verilog语言定义了实数如何隐式地转换为整数。实数通过四舍五入被转换为最相近的整数。
42.446， 42.45 转换为整数42
92.5, 92.699 转换为整数93
－15.62 转换为整数－16
－26.22 转换为整数－26
实数可以用下列两种形式定义：
1) 十进制计数法；例如
2.0
5.678
11572.12
0.1
2. //非法：小数点两侧必须有1位数字
2) 科学计数法； 这种形式的实数举例如下：
23_5.1e2 其值为23510.0; 忽略下划线
3.6e2 360.0 (e与e相同)
5e－4 0.0005
verilog语言定义了实数如何隐式地转换为整数。实数通过四舍五入被转换为最相近的整数。
42.446， 42.45 转换为整数42
92.5, 92.699 转换为整数93
－15.62 转换为整数－16
－26.22 转换为整数－26
1) 十进制计数法；例如
2.0
5.678
11572.12
0.1
2. //非法：小数点两侧必须有1位数字
2) 科学计数法； 这种形式的实数举例如下：
23_5.1e2 其值为23510.0; 忽略下划线
3.6e2 360.0 (e与e相同)
5e－4 0.0005
verilog语言定义了实数如何隐式地转换为整数。实数通过四舍五入被转换为最相近的整数。
42.446， 42.45 转换为整数42
92.5, 92.699 转换为整数93
－15.62 转换为整数－16
－26.22 转换为整数－26
上一篇：Verilog HDL整型数
上一篇：Verilog HDL字符串表示
相关技术资料- 5-15高性能全局快门图像传感器SC533HGS
- 5-15 I2C 接口 PmBUS 及 OTP/MTP 存储器
- 5-15处理器核心电源 Intelli-Phase（单片DrMOS）
- 5-15业界首款全自研高性能RISC-V服务器芯片
- 5-15数字恒定导通时间控制模式（COT）
- 5-15Power Management Buck/降压转换
- 5-15Quiet Switcher技术 (QSTTM)集成驱动 MOSF
- 5-14高精度智能磁性传感器芯片KTM5900
- 5-14新一代全光纤工业光总线技术应用前景
- 5-14通感控一体全光网芯片TS-PON Gen2
- 5-14Sub-GHz/Wi-SUN 收发器技术参数设计
- 5-14低功耗 8 位和 16 位微控制器（MCU）
- 相关IC型号
公网安备44030402000607
