引言

税控设备是国家税务部门实施税收管理信息化的必然手段之一，税控器作为税控设备之一，它是在计算机等电子设备的配合下实现税控功能的电子装置，能保证数据的正确生成、可靠存储和安全传输，同时能满足税务机关的管理和数据核查等要求。它内部装有自动记录，但不能更改和抹掉计税存储器，由于系统记录着每日的营业数据和应纳税额，因此可作为向税务机关纳税的凭据。这就决定了税控器中必然要包含可靠的存储芯片。事实上，在众多型号的存储芯片中，at45dbl6l芯片则更加适合在税控器中的应用。

税控器的总体概述

税控器的总体概述税控器平台应具有实时时钟和记录税控数据的大容量存储器、符合iso 7816标准的ic卡读写器，以及支持税控卡、用户卡和税务管理卡。要能通过usb或串口与主机通信，同时要具有在掉电后可保存存储器数据和时 钟运行的备份电池。其内部硬件系统结构见图1所示。

flash存储芯片

flash存储芯片at45dbl61是atmel公司推出的大容量串行flash存储器，采用串行外围接口spi系统；同时具有体积小、容量大、功耗低和硬件接口简单等特点，非常易于构成微型低功耗的测量系统。最大时钟频率可达到20mhz，它支持页和块(1块=8页)擦除功能。存储器有4 096页，每页528b容量，并有两个528b的缓冲区，共2mb存储空间。

◇at45dbl61的引脚功能

at45dbl61具有28脚tsop、28脚soic和24针cbga等封装形式。图2所示是其引脚排列。各引脚的主要功能如表1所列。

◇操作模式

at45dbl61的操作码有26条，按操作对象的不同可以分为与页相关操作和与页无关操作；与页相关操作包括：读主存页、主存页数据拷贝到缓冲区、主存页与缓冲区数据比较、缓冲区数据写入主存页、页擦除、块擦除、页编程和页重写等；与页无关操作则包括：读缓冲区、写缓冲区和读状态寄存器。其中缓冲区数据写入主存页的操作中又包括写前擦除和边写边擦，具体应用要依据实际情况来定：如果写数据前已确保该页被擦除(数据全是0xff)，则可使用写前擦除操作来减少操作时间，以提高系统的速度；而如果不能保证该页已经被擦除，为保险起见，建议使用边写边擦操作来提高系统的可靠性。

at45dbl61支持spi系统工作方式，spi的四种工作方式如图3所示。

其中支持spi 0和spi 3两种方式的时序图分别如图4和图5所示。

对于不同的操作模式，即使在执行相同的操作时，其操作码也可能不同。如读存储页操作，spi 0模式下的命令代码为52h，而spi 3模式下的命令代码则为d2h。除读状态寄存器外，所有的命令格均示于图6图中的rr：代表保留位，建议清零。

操作时，mcu首先向at45dbl6l发送1个命令字节，其后跟随24位地址数据(前两位为保留位，其后12位为页地址选择位，最后10位为页内开始字节地址)，最后根据不同的操作对si执行不同的处理。如写操作后面紧跟着待写入的数据(高位在前)，那么，读存储页就要延迟32个sck时钟周期以处理读操作，读缓冲区则需延迟8个sck时钟周期。读状态寄存器的时序(spi 0)如图7所示。

读状态寄存器(sck上升沿写入)时，在写入命令字节(57h)后，如没有地址数据，那么，在其后的8个sck周期