基于MAX7044/7033的无线收发电路
发布时间:2007/8/29 0:00:00 访问次数:677
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片,在300 MHz~450 MHz频率范围内发射OOK/ASK数据,数据速率达到100 kbps,输出功率+13 dBm(50Ω负载),电源电压+2.1~+3.6 V,电流消耗在2.7 V时仅7.7 mA。工作温度范围一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封装。
MAX7033是一个完全集成的低功耗CMOS超外差接收器芯片,接收频率范围在300 MHz~450 MHz的ASK信号。接收器射频输入信号范围从一114 dBm-0dBm。MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。工作电压+3.3 V或+5.0V,250μs启动时间,低功耗模式电流消耗<3.5μA,工作温度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封装。
MAXT044发射器芯片与接收器芯片MAX7033配套,适合汽车遥控、无键进入系统、安防系统、车库门控制、家庭自动化、无线传感器等应用。
1 基于MAX7044的发射器电路
MAX7044引脚功能如表1所列。
MAX7044芯片内部包含功率放大器(PA)、晶体振荡器(crystal oscillator)、驱动器(driver)、数据有效检测电路(data activity detector)、锁定检测电路(10ck detect)、锁相环(32x PLL)、分频器(/16)等电路。
(1)低功耗模式
MAX7044有一个自动的低功耗模式(shutdown mode)控制方式。如果DATA引脚在一个确定的时间(等待时间)内没有动作,器件自动进入低功耗模式。等待时间大约是216个时钟周期,在315 MHz频率大约为6.66ms,在433 MHz频率大约为4.84 ms。进入低功耗模式的等待时间为
式中,fRF是射频发射频率。
当器件在低功耗模式时,在DATA信号的上升沿“热”启动晶振和PLL,晶振和PLL在数据发射前需要220μs的建立时间。
(2)锁相环PLL
PLL(Phase-Locked Loop)功能块包含有相位检波器,充电泵、集成的回路滤波器、VCO、异步时钟分频器、驱动器和晶体振荡器。除了晶振,PLL不需要其他外部元器件。基准频率和载波频率的关系为 fXTAL=fRF/32
在PLL锁定前,锁定检测电路防止功率放大器发射.另外,如果失去载波频率,器件将关闭功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一个高效率的、漏极开路、C类放大器,使用合适的输出匹配网络,功率放大器能够驱动简单的PCB环行天线和各种形式的50Ω天线。
在典型应用电路中,使用电源电压+2.7 V,电路输出电平可达到+13 dBm,整个效率可以达到48%。
(4) 时钟缓冲输出
MAX7044在CLKOUT引脚端提供一个缓冲的时钟输出(buffered clock output),可供微控制器等器件使用。CLKOUT的输出频率是晶振频率的1/16。对于315 MHz射频发射频率,使用的晶振频率是9.843 75 MHz,提供的时钟频率是615.2 kHz。对于433.92 MHz的射频发射频率,使用的晶振频率为13.56 MHz,提供的时钟频率为847.5 kHz。当器件在低功耗模式时,时钟输出无效。数
据发射时,在220μs时间之后,时钟输出稳定。一个MAX7044的典型应用电路如图1所示。
2 基于MAX7033的接收器电路
MAX7033引脚功能如表2所列。
MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。
(1)电压调节器
使用单3.0~3.6 V电源电压,直接连接AVDD、DVDD和VDD5到电源电压。使用单4.5~5.5 V电源电压,连接VDD5到电源电压。片上的电压调节器(voltage regulator)产生AVDD引脚端需要的3.2 V电压。DVDD和AVDD两个引脚端必须连接在一起,尽可能地靠近DVDD和AVDD引脚端连接1个0.01 μF的旁路电容到地(AGND)。
(2)低噪声放大器LNA
LNA(Low-Noise Amplifier)是一个nMOS的共基共射放大器,需要使用片外的电感,具有3.0 dB的噪声系数和一12 dBm的IIP3。增益和噪声系数与在天线与LNA输入端之间的匹配网络和在LNA输出与混频器之间的LC谐振网络有关。需要从LNASRC引脚端连接一个电感到地(AGND)。这个电感设置在LNAIN引脚端的输入阻抗的实部,可以实现更多灵活的阻抗匹配,如使用PCB导线得到天线形式。对于50 Ω的输入阻抗,这个电感值为15 nH。注意这个电感值会受PCB导线长度的影响。
LC谐振滤波器连接到LNAOUT引脚端,由L3和C2组成(见典型应用电路)。选择L3和C2,谐振在要求的射频输入频率。谐振频率由
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片,在300 MHz~450 MHz频率范围内发射OOK/ASK数据,数据速率达到100 kbps,输出功率+13 dBm(50Ω负载),电源电压+2.1~+3.6 V,电流消耗在2.7 V时仅7.7 mA。工作温度范围一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封装。
MAX7033是一个完全集成的低功耗CMOS超外差接收器芯片,接收频率范围在300 MHz~450 MHz的ASK信号。接收器射频输入信号范围从一114 dBm-0dBm。MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。工作电压+3.3 V或+5.0V,250μs启动时间,低功耗模式电流消耗<3.5μA,工作温度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封装。
MAXT044发射器芯片与接收器芯片MAX7033配套,适合汽车遥控、无键进入系统、安防系统、车库门控制、家庭自动化、无线传感器等应用。
1 基于MAX7044的发射器电路
MAX7044引脚功能如表1所列。
MAX7044芯片内部包含功率放大器(PA)、晶体振荡器(crystal oscillator)、驱动器(driver)、数据有效检测电路(data activity detector)、锁定检测电路(10ck detect)、锁相环(32x PLL)、分频器(/16)等电路。
(1)低功耗模式
MAX7044有一个自动的低功耗模式(shutdown mode)控制方式。如果DATA引脚在一个确定的时间(等待时间)内没有动作,器件自动进入低功耗模式。等待时间大约是216个时钟周期,在315 MHz频率大约为6.66ms,在433 MHz频率大约为4.84 ms。进入低功耗模式的等待时间为
式中,fRF是射频发射频率。
当器件在低功耗模式时,在DATA信号的上升沿“热”启动晶振和PLL,晶振和PLL在数据发射前需要220μs的建立时间。
(2)锁相环PLL
PLL(Phase-Locked Loop)功能块包含有相位检波器,充电泵、集成的回路滤波器、VCO、异步时钟分频器、驱动器和晶体振荡器。除了晶振,PLL不需要其他外部元器件。基准频率和载波频率的关系为 fXTAL=fRF/32
在PLL锁定前,锁定检测电路防止功率放大器发射.另外,如果失去载波频率,器件将关闭功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一个高效率的、漏极开路、C类放大器,使用合适的输出匹配网络,功率放大器能够驱动简单的PCB环行天线和各种形式的50Ω天线。
在典型应用电路中,使用电源电压+2.7 V,电路输出电平可达到+13 dBm,整个效率可以达到48%。
(4) 时钟缓冲输出
MAX7044在CLKOUT引脚端提供一个缓冲的时钟输出(buffered clock output),可供微控制器等器件使用。CLKOUT的输出频率是晶振频率的1/16。对于315 MHz射频发射频率,使用的晶振频率是9.843 75 MHz,提供的时钟频率是615.2 kHz。对于433.92 MHz的射频发射频率,使用的晶振频率为13.56 MHz,提供的时钟频率为847.5 kHz。当器件在低功耗模式时,时钟输出无效。数
据发射时,在220μs时间之后,时钟输出稳定。一个MAX7044的典型应用电路如图1所示。
2 基于MAX7033的接收器电路
MAX7033引脚功能如表2所列。
MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。
(1)电压调节器
使用单3.0~3.6 V电源电压,直接连接AVDD、DVDD和VDD5到电源电压。使用单4.5~5.5 V电源电压,连接VDD5到电源电压。片上的电压调节器(voltage regulator)产生AVDD引脚端需要的3.2 V电压。DVDD和AVDD两个引脚端必须连接在一起,尽可能地靠近DVDD和AVDD引脚端连接1个0.01 μF的旁路电容到地(AGND)。
(2)低噪声放大器LNA
LNA(Low-Noise Amplifier)是一个nMOS的共基共射放大器,需要使用片外的电感,具有3.0 dB的噪声系数和一12 dBm的IIP3。增益和噪声系数与在天线与LNA输入端之间的匹配网络和在LNA输出与混频器之间的LC谐振网络有关。需要从LNASRC引脚端连接一个电感到地(AGND)。这个电感设置在LNAIN引脚端的输入阻抗的实部,可以实现更多灵活的阻抗匹配,如使用PCB导线得到天线形式。对于50 Ω的输入阻抗,这个电感值为15 nH。注意这个电感值会受PCB导线长度的影响。
LC谐振滤波器连接到LNAOUT引脚端,由L3和C2组成(见典型应用电路)。选择L3和C2,谐振在要求的射频输入频率。谐振频率由
深圳服务热线:13692101218 13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)

深圳市碧威特网络技术有限公司
付款方式