本文主要介绍了一个具有可测性设计和可制造性设计的新型单片系统，该系统由硬盘控制器(hdc)、16位微控制器、微控制器使用的程序和数据sram以及用8m位dram实现的片上缓存组成，再加上时钟综合pll、带外部旁路晶体管的稳压器使用的片上控制电路组成一个完整的系统。该器件采用的是0.18μm的铜工艺，与前几代技术相比增加了性能、降低了功耗。另外，dram也采用了深亚微米技术，因此在一个器件中可以包含进一个完整的系统缓存(1mb)以及自动刷新逻辑，而且使用的硅片面积还比以前小。

本文还讨论了dft和dfm所采取的对策，包括为了实现更快的良品率学习曲线而采用面向分析工具的设计、为减少测试成本而采取的并行测试方法。dft和分析存取是通过ieee 1149.1的jtag控制器实现的。除了专门的存储器测试和atpg扫描外，jtag控制器还能为组成完整soc的各个不同单元提供各种测试模式配置。所采用的设计对策决不是只有唯一一种可能性。由于存储器在器件中占了45%的硅片面积和86%的晶体管数量，因此需要对存储器加以重点关注。存储器测试是重点考虑和努力开发的对象。

sram有两种测试方法，具体取决于sram在系统中的用途：cpu存储器(代码和数据)是通过微控制器进行测试的，需要特殊硬件配置和测试模式的支持；与hdc相关的sram采用存储器bist电路进行测试。dram则通过bist控制器进行测试，而dram bist自身利用扫描和atpg进行测试。大多数数字逻辑是完全综合过的，而所有数字逻辑都要经过atpg扫描测试。另外，象pll和稳压器控制等模拟电路则采用特殊编制的程序在特殊测试模式下进行测试。本文首先介绍系统级芯片本身，包括sram和嵌入式dram，然后简要讨论用于指导dft和dfm开发工作的分析与生产测试对象，最后阐述了soc中采取的分析和生产测试对策。

系统级芯片概要

为了有助于了解生产测试与分析所采取的对策，首先让我们看一下soc的一些细节，当然本文提到的所有性能都需要进行测试。这款soc的主要系统组件有：16位微控制器、asic逻辑(硬盘控制器或hdc)、微控制器使用的sram、片上缓冲dram、时钟综合pll、硅工艺-电压-温度(pvt)传感器以及带外部旁路晶体管的稳压器用的片上控制电路。

1.微控制器

这款soc中的微控制器是c173系列处理器的衍生产品，是专门为控制应用设计的16位器件。除了16位的c163内核外，它还有一个乘法累加单元(mac)、外围通用定时器(gpt)、异步和同步串行控制器(asc，ssc)和脉宽调制器(pwm)。整个微控制器是由综合过的逻辑实现的，可以很方便地在应用之间移植。

2.asic

硬盘控制器(hdc)是用大约25万个nand等效逻辑门实现的。该hdc的主要特点之一是能够提供功能强大的节电模式。微控制器、hdc部件、存储器和pll等各自所实现的节电模式是不同的。微控制器可以被切换到空闲或睡眠模式。在空闲模式下控制器内核停止工作，但通用定时器和pec控制器等外围设备仍在正常运转。只有进入睡眠模式后外围设备才被切断电源，此时只有中断控制器能唤醒微控制器，并使其返回到正常的工作模式，中间过程不会丢失任何数据。中断控制器是由相应的硬件信号驱动的。

针对hdc的操作特殊性，hdc还提供另外一种电源关闭模式。每个模块的电源都可以被独立关断，或者时钟系统速度可以降低8倍。这些节电模式的灵活组合就形成了活动、空闲模式1、空闲模式2、等待、睡眠等各种符合ata规范的节电模式。通过这些措施可以使soc的功耗从270mw降到54mw。

3. cpu sram

上述这款soc集成了80kb的程序sram、8kb的数据sram以及直接与微控制器相连的2kb双端口sram。

4. 缓存dram

一个完整系统的集成中心是嵌入式dram，在本例中即是1mb或8mb的片上存储器。dram可以在没有离开芯片的总线条件下提供程序和数据存储，所有这些的功耗在全负荷情况下也只有0.1瓦。内部256位的数据总线宽度允许全速访问dram，而片上缓存还可以优化cpu对程序存储器的访问。dram本身在发生页面改变这种最坏情况下(随机存取)的存取时间是20ns，在页面突发时的存取时间是7ns。

5. 系统单元：pll、pvt、稳压器

pll所需频率的时钟产生都是靠片上的500mhz pll实现的。这个pll是一个全定制的宏，由jtag控制器控制其测试模式。工艺-电压-温度(pvt)单元用于向soc报告环境状况。soc负责通过一个