概 述：由于空间成像套刻(ovcrlay)技术的预算随集成电路(ic)设计规范的紧缩而吃紧，因此，overlay测量技术准确度的重要意义也随之提高。通过对后开发(after develop di)阶段和后蚀刻(after etch fi)阶段的overlay测量结果进行比较，研究了0．18μm设计规范下的铜金属双重镶嵌工艺过程中的owrlay准确度。在确保对同一个晶圆进行后开发(di)阶段和后蚀刻(fi)阶段测试的条件下，我们对成品晶圆的5个工艺层进行了比较。此外，还利用cd-sem(线宽一扫描电子显微镜)测量了某个工艺层(poly gate)上的芯片内overlay，并与采用分割线方法的光学overlay测量结果进行了比较。发现对芯片内overlay的校准存在着严重的局限性，即在应用cd-sem时缺乏合适的结构进行overlay测量。我们还将继续为大家提供定量的比较结果，同时也会向大家推荐组合的cd-sem测量结构，使其能够被应用到今后的光刻设计中。
关键词：空间成像套刻；准确度；校准 中图分类号：tn305．7文献标识码：a 文章编号：1004-4507(2005)02-0015-07 目前，普遍采用的方法是在光刻的后开发阶段利用专门的分割线内量测图形结构米进行overlay测量。在应用这一方法时，前提是假定通过分割线内量测图形结构overlay测量能够真实地反映器件的overlay状况。然而由于设计规范日趋紧缩，在分割线方面，大型box-in-box或bar-in-bar结构与更小的器件结构之间的差异也日益明显。这一差异可能导致的问题足：在实际的生产过程中，采用分割线对box-in-box结构进行的overlay测量是否能够继续真实地反映器件巾的overlay状况。较早进行的研究表明[1,5]，这一overlay度量方法在生产过程中有可能会导致无谓的误差，而且这些误差在overlay测量过程中是很难被捕捉到的。 amd公司坐落于德国德累斯顿市的fab 30晶圆厂，日前采用0．18μm的工艺利用铜金属双重镶嵌技术生产逻辑集成电路。尽管在overlay的控制方面当前的工艺水平已经相当好了，但仍然需要对系统化的overlay问题以及“隐形错误”[1]进行合理的判断，特别是当设计水平紧缩到0．13μm时，这一需求就会显得尤为突出。而且，关于overlay的高级工艺控制应用，如精确的overlay测量，将会成为当务之急的需求。这些应用的效果将严格依赖于所采用的overlay数据的质量。 通常准确度的研究需要校准的人工数据或独立的基准测量方法。迄今为止，校准的overlay标准还是不可用的。而且，即便是可用的，技术人员也只能判断标准和设备读取值之间的一致程度。况且，无论通过分割线内量测图形结构overlay测量能否精确地反映器件卜的overlay状况，这一问题依然是悬而未决的。其它能够在真实的器件结构上收集overlay信息的独立测量方法同样也需要解决这一问题。与光学测量方法相比，几乎所有可用的基准方法(如afm)都存在着一个致命的缺点，即产出量非常低。在研究过程中，我们还在合理的时间跨度内，利用自动的cd-sem(线宽—扫描电子显微镜)生成了基准overlay的测量方法。 影响overlay精度(或者说使精度降低)的几个主要因素如图1所示。诸如tis(由测试手段引起的检测偏移)、tis-3σ(晶圆上的tis变异)、工具与工具的匹配程度以及测量的精确度(可反复)等影响因素都来源于overlay度量工具中。而其它的两个影响因素是由晶圆特性、步进器以及工艺过程决定： (1)di／fi偏移(di／fibias)，以“di-fi”表示，是di-overlay和fi-overlay的差值：
(2)over]ay差值即用分割线的overlay测量与裸晶内对器件结构的测量差值，以“in-die”表示。 众所周知，di／fibias是存在于铝金属技术工艺后期的问题12-41。由于铜金属双重镶嵌技术中金属沉积作用以及工艺定义完全不同，因此di／fi bias有望好转。然而，为了判断di／fi bias对overlay精度预算的影响，我们必须要对其特征进行研究。用分割线的overlay测量和裸晶(或芯片内overlay)的差值也是一个值得关注的问题[5]，而且随着设计尺寸的紧缩这一问题会变得益发突出。 在本文中，阐述了对0．18μm设计标准中采用的铜金属双重镶嵌技术的5个工艺层所做的di／fi bias测量结果。由于找不到适当的度量方法，我们仅对其中一层的分割线与裸晶的差值进行测量。将测量结果与overlay工具的性能相结合，即可得到关于0．18μm设计标准中采用的铜金属双重镶嵌技术的overlay精度组成的全面描述。同时还确定7今后光刻设计中对组合的由于cd-sem的测量结构的需求。
1．amd saxony制造股份有限公司，德累斯顿市d-01109，德国；2．amd工艺研发集团,美国加利福尼亚州森尼韦尔市；3．kla-tencor，migdal haemek 23100，以色列) |
概 述：由于空间成像套刻(ovcrlay)技术的预算随集成电路(ic)设计规范的紧缩而吃紧，因此，overlay测量技术准确度的重要意义也随之提高。通过对后开发(after develop di)阶段和后蚀刻(after etch fi)阶段的overlay测量结果进行比较，研究了0．18μm设计规范下的铜金属双重镶嵌工艺过程中的owrlay准确度。在确保对同一个晶圆进行后开发(di)阶段和后蚀刻(fi)阶段测试的条件下，我们对成品晶圆的5个工艺层进行了比较。此外，还利用cd-sem(线宽一扫描电子显微镜)测量了某个工艺层(poly gate)上的芯片内overlay，并与采用分割线方法的光学overlay测量结果进行了比较。发现对芯片内overlay的校准存在着严重的局限性，即在应用cd-sem时缺乏合适的结构进行overlay测量。我们还将继续为大家提供定量的比较结果，同时也会向大家推荐组合的cd-sem测量结构，使其能够被应用到今后的光刻设计中。
关键词：空间成像套刻；准确度；校准 中图分类号：tn305．7文献标识码：a 文章编号：1004-4507(2005)02-0015-07 目前，普遍采用的方法是在光刻的后开发阶段利用专门的分割线内量测图形结构米进行overlay测量。在应用这一方法时，前提是假定通过分割线内量测图形结构overlay测量能够真实地反映器件的overlay状况。然而由于设计规范日趋紧缩，在分割线方面，大型box-in-box或bar-in-bar结构与更小的器件结构之间的差异也日益明显。这一差异可能导致的问题足：在实际的生产过程中，采用分割线对box-in-box结构进行的overlay测量是否能够继续真实地反映器件巾的overlay状况。较早进行的研究表明[1,5]，这一overlay度量方法在生产过程中有可能会导致无谓的误差，而且这些误差在overlay测量过程中是很难被捕捉到的。 amd公司坐落于德国德累斯顿市的fab 30晶圆厂，日前采用0．18μm的工艺利用铜金属双重镶嵌技术生产逻辑集成电路。尽管在overlay的控制方面当前的工艺水平已经相当好了，但仍然需要对系统化的overlay问题以及“隐形错误”[1]进行合理的判断，特别是当设计水平紧缩到0．13μm时，这一需求就会显得尤为突出。而且，关于overlay的高级工艺控制应用，如精确的overlay测量，将会成为当务之急的需求。这些应用的效果将严格依赖于所采用的overlay数据的质量。 通常准确度的研究需要校准的人工数据或独立的基准测量方法。迄今为止，校准的overlay标准还是不可用的。而且，即便是可用的，技术人员也只能判断标准和设备读取值之间的一致程度。况且，无论通过分割线内量测图形结构overlay测量能否精确地反映器件卜的overlay状况，这一问题依然是悬而未决的。其它能够在真实的器件结构上收集overlay信息的独立测量方法同样也需要解决这一问题。与光学测量方法相比，几乎所有可用的基准方法(如afm)都存在着一个致命的缺点，即产出量非常低。在研究过程中，我们还在合理的时间跨度内，利用自动的cd-sem(线宽—扫描电子显微镜)生成了基准overlay的测量方法。 影响overlay精度(或者说使精度降低)的几个主要因素如图1所示。诸如tis(由测试手段引起的检测偏移)、tis-3σ(晶圆上的tis变异)、工具与工具的匹配程度以及测量的精确度(可反复)等影响因素都来源于overlay度量工具中。而其它的两个影响因素是由晶圆特性、步进器以及工艺过程决定： (1)di／fi偏移(di／fibias)，以“di-fi”表示，是di-overlay和fi-overlay的差值：
(2)over]ay差值即用分割线的overlay测量与裸晶内对器件结构的测量差值，以“in-die”表示。 众所周知，di／fibias是存在于铝金属技术工艺后期的问题12-41。由于铜金属双重镶嵌技术中金属沉积作用以及工艺定义完全不同，因此di／fi bias有望好转。然而，为了判断di／fi bias对overlay精度预算的影响，我们必须要对其特征进行研究。用分割线的overlay测量和裸晶(或芯片内overlay)的差值也是一个值得关注的问题[5]，而且随着设计尺寸的紧缩这一问题会变得益发突出。 在本文中，阐述了对0．18μm设计标准中采用的铜金属双重镶嵌技术的5个工艺层所做的di／fi bias测量结果。由于找不到适当的度量方法，我们仅对其中一层的分割线与裸晶的差值进行测量。将测量结果与overlay工具的性能相结合，即可得到关于0．18μm设计标准中采用的铜金属双重镶嵌技术的overlay精度组成的全面描述。同时还确定7今后光刻设计中对组合的由于cd-sem的测量结构的需求。
 热门点击
推荐技术资料
|
| 
公网安备44030402000607
