Tensilica 发布新款Xtensa可配置处理器内核
发布时间:2008/5/27 0:00:00 访问次数:428
tensilica公司日前宣布推出xtensa®可配置处理器内核第七代产品–xtensalx2和xtensa7。两款处理器内核在结构上进行了多项改进，并且是第一批内建高速纠错ecc（errorcorrectingcode）功能的可授权可配置处理器内核。ecc功能针对诸如存储、网络、汽车电子和事务处理等应用非常重要。tensilica新一代处理器内核继续保持着最低功耗，最高性能的市场地位，巩固了tensilica在可配置处理器内核技术的领导地位。两款内核现均已现货发售。
tensilica公司总裁兼ceochrisrowen博士表示，“tensilica在结构上对xtensa7和xtensalx2可配置可扩展处理器进行几项改进以提升我们的领先地位。tensilica公司可提供更多的可配置选项和一种业界最自动化的开发流程，该流程可自动生成硬件rtl代码和与之相匹配的软件工具链。”
与传统固定架构的内核相比，xtensa7和xtensalx2处理器两款内核的基本xtensa指令集架构提供了业界最低的功耗和最高的性能。由于两款内核均完全可配置，设计工程师可采用tensilica专利的自动处理器生成器向基本处理器添加专用指令。与其它相竞争的处理器可提供的性能相比，能够对处理器配置扩展是很重要的。例如，一款不带高速缓存，没有设计工程师定义的指令扩展的xtensa7最小配置内核跟arm7tdmi内核的配置大约相当，但具有更好的性能和更低的功耗。
基于xtensalx2架构的一款高性能处理器配置方案（diamond570t）的面积和功耗小于arm1136j-s的一半。注：这并不是基本xtensalx处理器内核，而是基于xtensalx2架构配置得到的一款实用的高性能的通用cpu内核。
改进后的xtensa7和xtensalx2处理器内核降低了近30%功耗（内核加上存储器），其中关键因素包括：
•可分别配置主系统存储器接口、本地数据存储器接口和指令存储器接口等诸项接口的宽度
•减少数据存储器使能和存取的执行判断，令数据高速缓存器和紧耦合的本地数据存储器在长时间不使用情况下处于断电状态。
•一个可选的更宽的取指令缓冲区可使指令读取的时间和由这些读取指令周期带来的功耗，降低最多75%，具体节电结果视代码长度而定。
同时，tensilica设计的电源关电模式，包括外部的控制调试端口和片上调试模块的关电，降低了整个系统的功耗。
tensilica引入两个选项以检测和/或纠正随着硅工艺的尺寸缩小而增加的存储器错误。tensilica的可配置xtensa处理器内核的设计工程师现在能够在全部本地紧耦合的存储器中选择校奇偶验位或者ecc保护。当在高速数据缓存阵列、高速缓存标记阵列或者本地存储器（指令和/或数据存储器）中检测到一个单比特软错误时，奇偶校验位产生一个异常。ecc检测并纠正单比特错误和检测双比特错误。tensilica公司是第一家内建高速ecc纠错能力的处理器架构的ip公司。纠错在诸如存储器和网络应用等非常关注可靠性和精确性的关键应用中极为重要，比如在汽车应用中将用以满足无差错汽车安全标准的要求。
rowen博士进一步表示，“随着工艺尺寸的缩小，更小的cell电容和更低的电压导致软存储器错误的增加。因此，处理器能够检测并纠正软存储器错误越来越重要。这正是tensilica公司在所有新一代xtensa内核中添加内建高速ecc纠错功能选项的重要原因。”
tensilica公司新增多项应用于xtensa7和xtensalx2处理器内核的功能：
1)新增处理器接口pif（processorinterface）设计工程师选项可用来控制缓冲区（令其更小）进行微调和降低soc设计中非影响性能的关键路径的功耗。
2)可以同时配置一个快速本地指令和数据存储器的宽接口和一个系统总线的窄系统接口的选项，使得系统接口和总线设计在降低设计复杂度、减少面积和功耗的同时还可以快速地以高带宽访问本地存储器。
3)tie（tensilica指令扩展）语言基础架构已经改进为大型开发团队和公司共享已有的tie指令模块库提供了更好的机制，可以对多个tie文件进行操作。
tensilica公司同时新增支持xtensalx处理器内核的高级功能：
1)新tie指令查找表端口功能，使得创新存储器的接口的功能超出了已有的做为本地指令和数据存储器接口的功能。与这些设计工程师定义的新的tie指令查找表端口相连的存储器可直接通过处理器的数据通路来进行读写而无需采用load和store指令。视频系统的设计工程师可将一个tie指令查找表端口与一个存储视频帧数据的本地缓冲区相连。视频帧数据被外部硬件填充或再填充到处理器数据处理通路中，而无需采用功耗很大的dma（直接内存存取）。网络设计工程师可将tie指令查找表端口跟更大的查找表相连，从而能够被处理器快速访问。
2)一个可选的连接方法是一个crossbar功能，它可将属于两个bank的单端口的本地数据ram和配置有2个load/store端口的xtensalx2处理器内核相连接。通过这种方式，当这些操作针对相反的bank时，
tensilica公司总裁兼ceochrisrowen博士表示，“tensilica在结构上对xtensa7和xtensalx2可配置可扩展处理器进行几项改进以提升我们的领先地位。tensilica公司可提供更多的可配置选项和一种业界最自动化的开发流程，该流程可自动生成硬件rtl代码和与之相匹配的软件工具链。”
与传统固定架构的内核相比，xtensa7和xtensalx2处理器两款内核的基本xtensa指令集架构提供了业界最低的功耗和最高的性能。由于两款内核均完全可配置，设计工程师可采用tensilica专利的自动处理器生成器向基本处理器添加专用指令。与其它相竞争的处理器可提供的性能相比，能够对处理器配置扩展是很重要的。例如，一款不带高速缓存，没有设计工程师定义的指令扩展的xtensa7最小配置内核跟arm7tdmi内核的配置大约相当，但具有更好的性能和更低的功耗。
基于xtensalx2架构的一款高性能处理器配置方案（diamond570t）的面积和功耗小于arm1136j-s的一半。注：这并不是基本xtensalx处理器内核，而是基于xtensalx2架构配置得到的一款实用的高性能的通用cpu内核。
改进后的xtensa7和xtensalx2处理器内核降低了近30%功耗（内核加上存储器），其中关键因素包括：
•可分别配置主系统存储器接口、本地数据存储器接口和指令存储器接口等诸项接口的宽度
•减少数据存储器使能和存取的执行判断，令数据高速缓存器和紧耦合的本地数据存储器在长时间不使用情况下处于断电状态。
•一个可选的更宽的取指令缓冲区可使指令读取的时间和由这些读取指令周期带来的功耗，降低最多75%，具体节电结果视代码长度而定。
同时，tensilica设计的电源关电模式，包括外部的控制调试端口和片上调试模块的关电，降低了整个系统的功耗。
tensilica引入两个选项以检测和/或纠正随着硅工艺的尺寸缩小而增加的存储器错误。tensilica的可配置xtensa处理器内核的设计工程师现在能够在全部本地紧耦合的存储器中选择校奇偶验位或者ecc保护。当在高速数据缓存阵列、高速缓存标记阵列或者本地存储器（指令和/或数据存储器）中检测到一个单比特软错误时，奇偶校验位产生一个异常。ecc检测并纠正单比特错误和检测双比特错误。tensilica公司是第一家内建高速ecc纠错能力的处理器架构的ip公司。纠错在诸如存储器和网络应用等非常关注可靠性和精确性的关键应用中极为重要，比如在汽车应用中将用以满足无差错汽车安全标准的要求。
rowen博士进一步表示，“随着工艺尺寸的缩小，更小的cell电容和更低的电压导致软存储器错误的增加。因此，处理器能够检测并纠正软存储器错误越来越重要。这正是tensilica公司在所有新一代xtensa内核中添加内建高速ecc纠错功能选项的重要原因。”
tensilica公司新增多项应用于xtensa7和xtensalx2处理器内核的功能：
1)新增处理器接口pif（processorinterface）设计工程师选项可用来控制缓冲区（令其更小）进行微调和降低soc设计中非影响性能的关键路径的功耗。
2)可以同时配置一个快速本地指令和数据存储器的宽接口和一个系统总线的窄系统接口的选项，使得系统接口和总线设计在降低设计复杂度、减少面积和功耗的同时还可以快速地以高带宽访问本地存储器。
3)tie（tensilica指令扩展）语言基础架构已经改进为大型开发团队和公司共享已有的tie指令模块库提供了更好的机制，可以对多个tie文件进行操作。
tensilica公司同时新增支持xtensalx处理器内核的高级功能：
1)新tie指令查找表端口功能，使得创新存储器的接口的功能超出了已有的做为本地指令和数据存储器接口的功能。与这些设计工程师定义的新的tie指令查找表端口相连的存储器可直接通过处理器的数据通路来进行读写而无需采用load和store指令。视频系统的设计工程师可将一个tie指令查找表端口与一个存储视频帧数据的本地缓冲区相连。视频帧数据被外部硬件填充或再填充到处理器数据处理通路中，而无需采用功耗很大的dma（直接内存存取）。网络设计工程师可将tie指令查找表端口跟更大的查找表相连，从而能够被处理器快速访问。
2)一个可选的连接方法是一个crossbar功能，它可将属于两个bank的单端口的本地数据ram和配置有2个load/store端口的xtensalx2处理器内核相连接。通过这种方式，当这些操作针对相反的bank时，
tensilica公司日前宣布推出xtensa®可配置处理器内核第七代产品–xtensalx2和xtensa7。两款处理器内核在结构上进行了多项改进，并且是第一批内建高速纠错ecc（errorcorrectingcode）功能的可授权可配置处理器内核。ecc功能针对诸如存储、网络、汽车电子和事务处理等应用非常重要。tensilica新一代处理器内核继续保持着最低功耗，最高性能的市场地位，巩固了tensilica在可配置处理器内核技术的领导地位。两款内核现均已现货发售。
tensilica公司总裁兼ceochrisrowen博士表示，“tensilica在结构上对xtensa7和xtensalx2可配置可扩展处理器进行几项改进以提升我们的领先地位。tensilica公司可提供更多的可配置选项和一种业界最自动化的开发流程，该流程可自动生成硬件rtl代码和与之相匹配的软件工具链。”
与传统固定架构的内核相比，xtensa7和xtensalx2处理器两款内核的基本xtensa指令集架构提供了业界最低的功耗和最高的性能。由于两款内核均完全可配置，设计工程师可采用tensilica专利的自动处理器生成器向基本处理器添加专用指令。与其它相竞争的处理器可提供的性能相比，能够对处理器配置扩展是很重要的。例如，一款不带高速缓存，没有设计工程师定义的指令扩展的xtensa7最小配置内核跟arm7tdmi内核的配置大约相当，但具有更好的性能和更低的功耗。
基于xtensalx2架构的一款高性能处理器配置方案（diamond570t）的面积和功耗小于arm1136j-s的一半。注：这并不是基本xtensalx处理器内核，而是基于xtensalx2架构配置得到的一款实用的高性能的通用cpu内核。
改进后的xtensa7和xtensalx2处理器内核降低了近30%功耗（内核加上存储器），其中关键因素包括：
•可分别配置主系统存储器接口、本地数据存储器接口和指令存储器接口等诸项接口的宽度
•减少数据存储器使能和存取的执行判断，令数据高速缓存器和紧耦合的本地数据存储器在长时间不使用情况下处于断电状态。
•一个可选的更宽的取指令缓冲区可使指令读取的时间和由这些读取指令周期带来的功耗，降低最多75%，具体节电结果视代码长度而定。
同时，tensilica设计的电源关电模式，包括外部的控制调试端口和片上调试模块的关电，降低了整个系统的功耗。
tensilica引入两个选项以检测和/或纠正随着硅工艺的尺寸缩小而增加的存储器错误。tensilica的可配置xtensa处理器内核的设计工程师现在能够在全部本地紧耦合的存储器中选择校奇偶验位或者ecc保护。当在高速数据缓存阵列、高速缓存标记阵列或者本地存储器（指令和/或数据存储器）中检测到一个单比特软错误时，奇偶校验位产生一个异常。ecc检测并纠正单比特错误和检测双比特错误。tensilica公司是第一家内建高速ecc纠错能力的处理器架构的ip公司。纠错在诸如存储器和网络应用等非常关注可靠性和精确性的关键应用中极为重要，比如在汽车应用中将用以满足无差错汽车安全标准的要求。
rowen博士进一步表示，“随着工艺尺寸的缩小，更小的cell电容和更低的电压导致软存储器错误的增加。因此，处理器能够检测并纠正软存储器错误越来越重要。这正是tensilica公司在所有新一代xtensa内核中添加内建高速ecc纠错功能选项的重要原因。”
tensilica公司新增多项应用于xtensa7和xtensalx2处理器内核的功能：
1)新增处理器接口pif（processorinterface）设计工程师选项可用来控制缓冲区（令其更小）进行微调和降低soc设计中非影响性能的关键路径的功耗。
2)可以同时配置一个快速本地指令和数据存储器的宽接口和一个系统总线的窄系统接口的选项，使得系统接口和总线设计在降低设计复杂度、减少面积和功耗的同时还可以快速地以高带宽访问本地存储器。
3)tie（tensilica指令扩展）语言基础架构已经改进为大型开发团队和公司共享已有的tie指令模块库提供了更好的机制，可以对多个tie文件进行操作。
tensilica公司同时新增支持xtensalx处理器内核的高级功能：
1)新tie指令查找表端口功能，使得创新存储器的接口的功能超出了已有的做为本地指令和数据存储器接口的功能。与这些设计工程师定义的新的tie指令查找表端口相连的存储器可直接通过处理器的数据通路来进行读写而无需采用load和store指令。视频系统的设计工程师可将一个tie指令查找表端口与一个存储视频帧数据的本地缓冲区相连。视频帧数据被外部硬件填充或再填充到处理器数据处理通路中，而无需采用功耗很大的dma（直接内存存取）。网络设计工程师可将tie指令查找表端口跟更大的查找表相连，从而能够被处理器快速访问。
2)一个可选的连接方法是一个crossbar功能，它可将属于两个bank的单端口的本地数据ram和配置有2个load/store端口的xtensalx2处理器内核相连接。通过这种方式，当这些操作针对相反的bank时，
tensilica公司总裁兼ceochrisrowen博士表示，“tensilica在结构上对xtensa7和xtensalx2可配置可扩展处理器进行几项改进以提升我们的领先地位。tensilica公司可提供更多的可配置选项和一种业界最自动化的开发流程，该流程可自动生成硬件rtl代码和与之相匹配的软件工具链。”
与传统固定架构的内核相比，xtensa7和xtensalx2处理器两款内核的基本xtensa指令集架构提供了业界最低的功耗和最高的性能。由于两款内核均完全可配置，设计工程师可采用tensilica专利的自动处理器生成器向基本处理器添加专用指令。与其它相竞争的处理器可提供的性能相比，能够对处理器配置扩展是很重要的。例如，一款不带高速缓存，没有设计工程师定义的指令扩展的xtensa7最小配置内核跟arm7tdmi内核的配置大约相当，但具有更好的性能和更低的功耗。
基于xtensalx2架构的一款高性能处理器配置方案（diamond570t）的面积和功耗小于arm1136j-s的一半。注：这并不是基本xtensalx处理器内核，而是基于xtensalx2架构配置得到的一款实用的高性能的通用cpu内核。
改进后的xtensa7和xtensalx2处理器内核降低了近30%功耗（内核加上存储器），其中关键因素包括：
•可分别配置主系统存储器接口、本地数据存储器接口和指令存储器接口等诸项接口的宽度
•减少数据存储器使能和存取的执行判断，令数据高速缓存器和紧耦合的本地数据存储器在长时间不使用情况下处于断电状态。
•一个可选的更宽的取指令缓冲区可使指令读取的时间和由这些读取指令周期带来的功耗，降低最多75%，具体节电结果视代码长度而定。
同时，tensilica设计的电源关电模式，包括外部的控制调试端口和片上调试模块的关电，降低了整个系统的功耗。
tensilica引入两个选项以检测和/或纠正随着硅工艺的尺寸缩小而增加的存储器错误。tensilica的可配置xtensa处理器内核的设计工程师现在能够在全部本地紧耦合的存储器中选择校奇偶验位或者ecc保护。当在高速数据缓存阵列、高速缓存标记阵列或者本地存储器（指令和/或数据存储器）中检测到一个单比特软错误时，奇偶校验位产生一个异常。ecc检测并纠正单比特错误和检测双比特错误。tensilica公司是第一家内建高速ecc纠错能力的处理器架构的ip公司。纠错在诸如存储器和网络应用等非常关注可靠性和精确性的关键应用中极为重要，比如在汽车应用中将用以满足无差错汽车安全标准的要求。
rowen博士进一步表示，“随着工艺尺寸的缩小，更小的cell电容和更低的电压导致软存储器错误的增加。因此，处理器能够检测并纠正软存储器错误越来越重要。这正是tensilica公司在所有新一代xtensa内核中添加内建高速ecc纠错功能选项的重要原因。”
tensilica公司新增多项应用于xtensa7和xtensalx2处理器内核的功能：
1)新增处理器接口pif（processorinterface）设计工程师选项可用来控制缓冲区（令其更小）进行微调和降低soc设计中非影响性能的关键路径的功耗。
2)可以同时配置一个快速本地指令和数据存储器的宽接口和一个系统总线的窄系统接口的选项，使得系统接口和总线设计在降低设计复杂度、减少面积和功耗的同时还可以快速地以高带宽访问本地存储器。
3)tie（tensilica指令扩展）语言基础架构已经改进为大型开发团队和公司共享已有的tie指令模块库提供了更好的机制，可以对多个tie文件进行操作。
tensilica公司同时新增支持xtensalx处理器内核的高级功能：
1)新tie指令查找表端口功能，使得创新存储器的接口的功能超出了已有的做为本地指令和数据存储器接口的功能。与这些设计工程师定义的新的tie指令查找表端口相连的存储器可直接通过处理器的数据通路来进行读写而无需采用load和store指令。视频系统的设计工程师可将一个tie指令查找表端口与一个存储视频帧数据的本地缓冲区相连。视频帧数据被外部硬件填充或再填充到处理器数据处理通路中，而无需采用功耗很大的dma（直接内存存取）。网络设计工程师可将tie指令查找表端口跟更大的查找表相连，从而能够被处理器快速访问。
2)一个可选的连接方法是一个crossbar功能，它可将属于两个bank的单端口的本地数据ram和配置有2个load/store端口的xtensalx2处理器内核相连接。通过这种方式，当这些操作针对相反的bank时，
相关技术资料- 5-17双音频(DTMF)发生器HT9200AB
- 5-17第三代TPG3AD1S09 905 nm脉冲激光二极管
- 5-17全新X-Cite TETREM LED光源特点应用
- 5-17全球半导体市场规模及发展前景分析
- 5-17铁基液流电池（Iron-based Flow Battery， I
- 5-17板对板连接器SFM-103-T1-S-D-LC-K-TR
- 5-16相变存储器（PCM）技术Stellar P 和 G
- 5-16新一代可动态调整存储配置存储器应用详解
- 5-16第13代英特尔酷睿处理器工作原理
- 5-16CPU+GPU+NPU构成酷睿Ultra芯片
- 5-16CMOS图像传感器芯片应用前景分析
- 5-16HDR10 + 和 Dolby Vision 技术探究
- 相关IC型号
公网安备44030402000607
