信号处理是连接现实世界和数字运算世界的桥梁。随着用数字信号处理实现的算法变得日益复杂，对这些算法的性能要求呈指数上升。针对成本敏感的大批量设备，比如蜂窝电话、机顶盒和电脑图形卡等，这一要求正在大力推动非常特殊的特殊应用标准产品(assp)的开发。然而对许多其它设备来说，实现高性能数字信号处理的唯一选择是通用数字信号处理器(dsp)以及最新的现场可编程门阵列(fpga)。

　　这些设备中有许多是采用dsp实现的。虽然dsp可以通过软件进行编程，但dsp硬件架构很不灵活。dsp的性能受很多固定硬件架构的限制，如总线性能瓶颈、固定数量的乘法累加(mac)模块、固定存储器、固定硬件加速模块和固定数据带宽等。因此dsp的这种固定硬件架构对于许多要求定制dsp功能实现的应用来说并不适用。

　　fpga可以为实现传统dsp应用提供可重配置解决方案，并能比dsp提供更高的吞吐量和原始数据处理能力。由于fpga的硬件是可配置的，因此它能在提供完整的硬件定制功能的同时实现各种dsp应用。用fpga实现的dsp系统可以具有定制的架构、定制的总线结构、定制的存储器、定制的硬件加速模块和可变数量的mac模块。

　　自从新千年伊始，fpga就已经拥有了专用数字信号处理(dsp)功能。过去六年来，fpga提供的dsp性能已经提高了16倍之多，达到每秒500千兆次乘法-累加操作(gmacs)。在相同时期内，数字信号处理器的性能只从1.6gmacs提高到了目前的8gmacs。许多设备只需要少量的dsp性能，相当于类似altera公司cyclone ii的fpga提供的性能。不过，对于要求许多数字信号处理器的高性能设备来说，单个altera stratix iii fpga也能替代这些处理器，从而不仅能够提供超过等效的dsp性能，还能显著地减少系统功耗、以及电路板面积和成本。

　　对高性能dsp需求的关键驱动力来自无线通信基础设施、视频广播设备、医疗成像和军事应用。fpga已经成为能够满足这些要求的首选可编程dsp平台。

　　第三代通信基站平台是需要使用大量dsp的系统之一，它包括了一块射频卡和一块通道卡以及两个主处理区。第三代无线通信产品大部分是宽带产品，因此其射频元件通常工作在线性范围之外。先进的算法有助于满足远高于传统数字信号处理器能力的处理要求。无线基础设施中的主要设备现主要依靠fpga实现射频线性化处理。

图1：近年来fpga与dsp性能的演变情况。

　　fpga成为首选处理平台的另外一个领域是wimax基带处理设备，它所采用的正交频分复用(ofdm)技术的巨大运算要求只能用特殊应用集成电路(asic)或fpga才能满足。由于asic太贵，开发风险很大，因此fpga成为了wimax市场的赢家。

　　使fpga成为dsp领域理想解决方案的关键性能是什么？大量的乘法器、高的片上存储器带宽、大量i/o带宽以及由于可编程逻辑带来的独特且完全灵活的fpga架构都确保了没有其它可编程技术可以提供相同的dsp性能。与其它半导体解决方案相比，fpga可以在更低的功耗下提供最高性能的可编程dsp功能，同时还能降低系统成本和减小电路板面积。

　　系统设计师可以用一片或几片fpga开发出一块原本要数十块dsp和可能多块电路板才能实现的电路板。因为fpga支持在相同封装内的纵向移植，因此可以在无需多电路板设计的条件下很容易将单板和系统设计从低端功能升级到最高功能。这种灵活性是很大的优势，因为它能减小产品线工程设计和验证成本。

图2. 第三代通信基站处理架构方框图。

　　fpga dsp有哪些新功能呢？随着stratix iii fpga系列器件的推出，dsp功能也有了新的发展，比如密度翻倍、性能显著提升、功耗显著降低，i/o性能也得到了增强，dsp模块有了重大创新。

　　增加dsp模块中的片上乘法器数量(最多是896个18×18乘法器)是重大的创举。它允许在更少的硅片面积中封装更多的乘法器，同时能降低功耗。dsp模块通常是针对性能、灵活性和低功率做过优化的硬模块。dsp硅模块有两种物理约束：外设数量和使用面积大小。

　　dsp模块的外围有144根输入线和144根输出线，还有一些控制信号。dsp模块的面积可以实现4个18×18的乘法器以及相应总的输入输出信号。对dsp模块如何发展的芯片级和系统级研究的依据是那些特殊应用需求以及向65nm工艺技术转移所产生的后果。

　　在芯片级，改变外设与dsp模块面积的比例可以形成更多的i/o或更多的模块级逻辑。在系统级，对dsp算法的调查表明乘法器逻辑的主要使用者是滤波和变换算法，它们都依赖于乘法累加操作来满足大部分处理要求。在需要时通过优化dsp模块的内核面积可以增加一倍的乘法累加操作次数，从而降低相对于总体运算的外