StratiX 器件中的DSP模块极大提升DSP性能
发布时间:2008/5/27 0:00:00 访问次数:413
stratixtm器件中的数字信号处理(dsp)模块采用的高性能嵌入式dsp单元专门针对dsp应用而优化。这些应用包括里克(rake)接收器、因特网协议(ip)语音传输(voip)网关、正交频分复用(ofdm)收发器、图像处理应用和多媒体娱乐系统。 |
stratix dsp 模块消除了dsp应用中的性能瓶颈,提供了可预测的性能并且节约了资源。这一灵活性使得stratix器件中的dsp模块非常适合实现复杂的dsp系统,同时还可提供很高的数据吞吐能力。 |
altera stratix 器件采用dsp模块达到大运算量应用所需要的大数据吞吐能力。stratix器件中的dsp模块可运行在250mhz时钟下,每个dsp模块的数据吞吐性能可高达每秒2g次乘法累加操作(gmacs)。此外,stratix器件中规模最大的ep1s120器件中包含了28个dsp模块,总起来可提供高达56 gmacs的数据吞吐能力。这一数字是目前最先进的数字信号处理器数据吞吐能力的6倍还多。 |
dsp 模块结构 |
stratix dsp模块包括硬件乘法器、加法器、减法器、累加器和流水线寄存器。 |
由于其专用电路结构(如图1所示),stratix dsp模块可提供优化的dsp性能。 |
每一dsp模块都针对每模块高达 2.0 gmacs的最高dsp性能而优化,并且具有尽可能小的布线拥塞。而且,这些dsp模块还针对stratix器件中的专门为使用大量存储器的dsp应用而提供的专用存储器结构接口进行了优化。 |
通过在altera quartusii软件中选择合适的dsp模块操作模式,stratix 器件中的每一dsp模块可针对不同的应用实现8个9x9位乘法、4个18x18位乘法、或一个36x36位乘法。当配置为36x36位乘法器模式时,dsp模块还可完成浮点算法。专用的乘法器电路支持带符号和不带符号乘法操作,并可在不带来任何精度损失的情况下动态地在两种运算间切换。 |
根据操作模式,还可将其中的加法器/减法器/累加器模块配置为一个加法器、一个减法器,或一个累加器。这一模块可自动在加法器和减法器功能中切换,根据需要做为9位、18位、或36位加法器。在累加器模式下,该单元做为一个52位累加器。 |
性能高于dsp处理器 |
stratix器件提供了高于dsp处理器的数据处理能力,并且更为灵活和经济。每一stratix dsp模块可提供多达8个运行在250 mhz的并行乘法器,每个dsp模块提供的数据吞吐能力高达2 gmacs。最大的stratix器件ep1s120包括28个dsp模块,可完成高达224个并行乘法操作并提供56 gmacs的总数据吞吐能力。 |
传统的dsp处理器最多仅可同时进行8个并行乘法操作,数据吞吐量也只有8.8 gmacs。图2示出了stratix器件如何在一个高性能通信系统中代替dsp处理器。 |
进一步,利用dspbuilder(quarts ii软件和matlab/simulink间的一个接口)软件工具,您可利用stratix器件实现完整的dsp系统,如rake接收器和宽带码分多址(w-cdma)发射器。dsp builder将mathworks matlab 和simulink系统级设计工具的算法开发、模拟和验证功能与quartus ii软件的hdl综合、模拟和验证功能结合了起来。 |
利用逻辑单元实现乘法器 |
除了dsp模块中的专用乘法器以外,还可利用逻辑单元(le)来实现乘法器和dsp功能。例如,可在stratix器件中利用大约9600个逻辑单元实现一个256阶 fir滤波器。最大的stratix器件ep1s120包括大约114,140个逻辑单元,可以容纳11个这样的滤波器。每一滤波器可运行在200 mhz,这意味着通过利用le可提供 563 gmacs的器件总吞吐能力。结合dsp模块提供的56 gmacs数据吞吐能力,stratix器件可提供高达 620 gmacs的数据吞吐能力。 |
与dsp处理器相比,stratix 器件提供了更高的性能,并且效率更高、更为灵活,成本上也更经济。stratix系列器件为满足系统设计需求并实现3g无线基站、多媒体、voip以及图像处理等应用中的dsp系统提供了极佳的替代解决方案。 |
stratixtm器件中的数字信号处理(dsp)模块采用的高性能嵌入式dsp单元专门针对dsp应用而优化。这些应用包括里克(rake)接收器、因特网协议(ip)语音传输(voip)网关、正交频分复用(ofdm)收发器、图像处理应用和多媒体娱乐系统。 |
stratix dsp 模块消除了dsp应用中的性能瓶颈,提供了可预测的性能并且节约了资源。这一灵活性使得stratix器件中的dsp模块非常适合实现复杂的dsp系统,同时还可提供很高的数据吞吐能力。 |
altera stratix 器件采用dsp模块达到大运算量应用所需要的大数据吞吐能力。stratix器件中的dsp模块可运行在250mhz时钟下,每个dsp模块的数据吞吐性能可高达每秒2g次乘法累加操作(gmacs)。此外,stratix器件中规模最大的ep1s120器件中包含了28个dsp模块,总起来可提供高达56 gmacs的数据吞吐能力。这一数字是目前最先进的数字信号处理器数据吞吐能力的6倍还多。 |
dsp 模块结构 |
stratix dsp模块包括硬件乘法器、加法器、减法器、累加器和流水线寄存器。 |
由于其专用电路结构(如图1所示),stratix dsp模块可提供优化的dsp性能。 |
每一dsp模块都针对每模块高达 2.0 gmacs的最高dsp性能而优化,并且具有尽可能小的布线拥塞。而且,这些dsp模块还针对stratix器件中的专门为使用大量存储器的dsp应用而提供的专用存储器结构接口进行了优化。 |
通过在altera quartusii软件中选择合适的dsp模块操作模式,stratix 器件中的每一dsp模块可针对不同的应用实现8个9x9位乘法、4个18x18位乘法、或一个36x36位乘法。当配置为36x36位乘法器模式时,dsp模块还可完成浮点算法。专用的乘法器电路支持带符号和不带符号乘法操作,并可在不带来任何精度损失的情况下动态地在两种运算间切换。 |
根据操作模式,还可将其中的加法器/减法器/累加器模块配置为一个加法器、一个减法器,或一个累加器。这一模块可自动在加法器和减法器功能中切换,根据需要做为9位、18位、或36位加法器。在累加器模式下,该单元做为一个52位累加器。 |
性能高于dsp处理器 |
stratix器件提供了高于dsp处理器的数据处理能力,并且更为灵活和经济。每一stratix dsp模块可提供多达8个运行在250 mhz的并行乘法器,每个dsp模块提供的数据吞吐能力高达2 gmacs。最大的stratix器件ep1s120包括28个dsp模块,可完成高达224个并行乘法操作并提供56 gmacs的总数据吞吐能力。 |
传统的dsp处理器最多仅可同时进行8个并行乘法操作,数据吞吐量也只有8.8 gmacs。图2示出了stratix器件如何在一个高性能通信系统中代替dsp处理器。 |
进一步,利用dspbuilder(quarts ii软件和matlab/simulink间的一个接口)软件工具,您可利用stratix器件实现完整的dsp系统,如rake接收器和宽带码分多址(w-cdma)发射器。dsp builder将mathworks matlab 和simulink系统级设计工具的算法开发、模拟和验证功能与quartus ii软件的hdl综合、模拟和验证功能结合了起来。 |
利用逻辑单元实现乘法器 |
除了dsp模块中的专用乘法器以外,还可利用逻辑单元(le)来实现乘法器和dsp功能。例如,可在stratix器件中利用大约9600个逻辑单元实现一个256阶 fir滤波器。最大的stratix器件ep1s120包括大约114,140个逻辑单元,可以容纳11个这样的滤波器。每一滤波器可运行在200 mhz,这意味着通过利用le可提供 563 gmacs的器件总吞吐能力。结合dsp模块提供的56 gmacs数据吞吐能力,stratix器件可提供高达 620 gmacs的数据吞吐能力。 |
与dsp处理器相比,stratix 器件提供了更高的性能,并且效率更高、更为灵活,成本上也更经济。stratix系列器件为满足系统设计需求并实现3g无线基站、多媒体、voip以及图像处理等应用中的dsp系统提供了极佳的替代解决方案。 |
上一篇:基于DSP的H.324终端实现
上一篇:DSP/协处理器组合优化3G基站