1.2 主要功能

1.3 结构与管脚

　　tmc2310由两个算术单元（ae0、ae1）、片内系数rom、控制逻辑单元和外部接口电路五个主要部分构成，其逻辑框图见图１。每个算术单元包括一个乘法序列电路和乘—加算术逻辑电路块。该芯片采用了88引脚的pga封装形式。

　　管脚定义如下：

vdd vss 电源输入引脚，采用单一＋5v供电

clk　系统时钟输入引脚

　读信号，低电平有效

　写信号，低电平有效

semsel 外部存储器选择信号输出引脚

scen 　定标输出允许引脚

done 　系统工作结束标志输出引脚

cmd0～cmd1　控制命令输入引脚

w0～w16 双功能数据总线，用于输入窗函数、 滤波器系数及输出定标器的移位指数和最后一次溢出

ad0～ad9 外部数据存储器地址总线

rg0～rg18 实部双向数据总线

im0～im18 虚部双向数据总线

1.4 配制寄存器

　　tmc2310片内有两个16bit的配制寄存器（cr1、cr2），用来对tmc2310进行编程设置，其主要用途如下：

cr1 用来设定芯片的处理功能、转换长度、输出格式及定标方式；

cr2 主要用来设定寻址方式和变换路数（1～64路）。

2 电路设计

　　由于tmc2310是可编程的专用dsp器件，我们用一片tms320c25 dsp器件与之配合，采用主从结构、并行处理方式，加上外围共享存储器阵列对等组成处理模块。tms320c25除对tmc2310进行编程及控制外，还以并行运算处理的方式完成一些后续处理及辅助运算（如数据抽取、积分等）。整个电路系统采用模块化设计，便于调试及扩展。信号处理模块原理框图如图2所示。

　　在图2中，tmc2310和tms320c25之间设计了一个以乒乓方式工作的双口ram阵列，其作用有四：(1)存放待处理的数据(实部数据放在rem块，虚部数据放在imm块)；(2)存放tmc2310所需的系数或参数（放在wdm块）；(3)存放tmc2310的输出结果并作为tmc2310中间结果缓存；(4)构成tms320c25的运算内存。为了便于构成系统及满足实时需要，用一片idt7025双口ram（8k×16）构成一个tms320c25与外部共享的ｒａｍ区，以便实时地与外部进行数据交换和通讯。这个双口ｒａｍ区也以乒乓方式工作，以增强模块的宽容性。

　　电路的乒乓工作方式控制逻辑是由tms320c25根据系统的节拍时序进行控制的。控制电路确保caa12与cab12互斥，cal12与car12互斥。整个电路简单、紧凑、协调有序。由于采用了vlsi器件设计，电路设计大大简化，调试方便、功能强大、性能可靠、吞吐量大（完成1024点fft的数据通过率为2.343m字／秒）。

3 软件设计

　　tms320c25的主要任务有：(1)根据功能需要对tmc2310进行编程设置及控制管理；(2)与tmc2310进行数据交换；(3)完成部分处理运算（如：抽样、积分、数值及参量计算等）；(4)与系统进行通讯（如数据输入输出及功能、方式的设立等）。我们将这些内容分成不同的子程序按模块进行设计，既便于调试又易于功能扩展。

　　软件主要由一个主程序与若干个子程序模块组成。主要的模块有：tmc2310的设置与控制；与外部的通讯；数据的输出、数据加载、系数加载及十几个运算子模块。由于篇幅有限，以下仅给