高速数字电路的设计与仿真
发布时间:2008/5/27 0:00:00 访问次数:473
阻抗匹配
高速数字信号的阻抗匹配非常关键,如果匹配不好,信号会产生较大的上冲和下冲现象,如果幅度超过了数字信号的阈值,就会产生误码。阻抗匹配有串行端接和并行端接两种,由于串行端接功耗低并且端接方便,实际工作中一般采用串行端接。以下利用hyperlynx仿真工具对端接电阻的影响进行了分析。以74系列建立仿真ibis模型如图1所示。仿真时选择一个发送端一个接收端,传输线为带状线,设置线宽0.2mm和介电常数为4.5(常用的fr4材料),使传输线的阻抗为51.7ω。设置信号频率为50mhz的方波,串行端接电阻rs分别取0ω、33ω和100ω的情况,进行仿真分析,仿真结果如图2所示。
图中分别标出了匹配电阻是0ω、33ω、100ω时接收端的信号波形。从波形看出,0ω时波形有很大的上冲和下冲现象,信号最差;100ω时信号衰减较大,方波几乎变成了正弦波;而匹配电阻是33ω时波形较好。理想的匹配电阻值,可以利用软件的terminatorwizard工具,自动根据器件的参数模型算出最佳匹配电阻为33.6ω,实际应用中可以选用33ω。利用仿真和器件的ibis模型,可以很精确地知道匹配电阻值的大小,从而使信号完整性具有可控性。
图1 74系列仿真模型
图2 不同串行端接电阻的仿真结果
传输线长度的影响
在高速数字电路的设计中,除了阻抗匹配外,部分器件对传输线的长度有着严格的要求,信号频率越高,要求传输线的长度越短。以x1器件和x2器件为例建立仿真模型如图3所示。在仿真模型中加了33ω的匹配电阻,选择仿真信号频率为66mhz方波,改变传输线长度分别为76.2mm和254mm时进行仿真。仿真结果如图4所示。
图3 x1、x2器件仿真模型
图4 不同长度传输线仿真结果
从图中看出,信号线加长后,由于传输线的等效电阻、电感和电容增大,传输线效应明显加强,波形出现振荡现象。因此在高频pcb布线时除了要接匹配电阻外,还应尽量缩短传输线的长度,保持信号完整性。
在实际的pcb布线时,如果由于产品结构的需要,不能缩短信号线长度时,应采用差分信号传输。差分信号有很强的抗共模干扰能力,能大大延长传输距离。差分信号有很多种,如ecl、pecl、lvds等,表1列出lvds相对于ecl、pecl系统的主要特点。lvds的恒流源模式低摆幅输出使得lvds能高速驱动,对于点到的连接,传输速率可达800mbps,同时lvds低噪声、低功耗,连接方便,实际中使用较多。lvds的驱动器由一个通常为3.5ma的恒流源驱动对差分信号线组成。接收端有一个高的直流输入阻抗,几科全部的驱动电流流经10ω的终端电阻,在接收器输入端产生约350mv电压。当驱动状态反转时,流经电阻的电流方向改变,此时在接收端产生有效的逻辑状态。图5是利用lvds芯片ds90lv031、ds90lv032把信号转换成差分信号,进行长距离传输的波形图。在仿真时设置仿真频率为66mhz理想方波,传输距离为508mm,差分对终端接100ω负载匹配传输线的差分阻抗。从仿真结果看,lvds接收端的波形除了有延迟外,波形保持完好。
表1 lvds、ecl、pecl逻辑标准对照表
图5 lvds电路仿真结果
串扰分析
由于频率的提高,传输线之间的串扰明显增大,对信号完整性也有很大的影响,可以通过仿真来预测、模拟,并采取措施加以改善。以cmos信号为例建立仿真模型,如图6所示。在仿真时设置
阻抗匹配
高速数字信号的阻抗匹配非常关键,如果匹配不好,信号会产生较大的上冲和下冲现象,如果幅度超过了数字信号的阈值,就会产生误码。阻抗匹配有串行端接和并行端接两种,由于串行端接功耗低并且端接方便,实际工作中一般采用串行端接。以下利用hyperlynx仿真工具对端接电阻的影响进行了分析。以74系列建立仿真ibis模型如图1所示。仿真时选择一个发送端一个接收端,传输线为带状线,设置线宽0.2mm和介电常数为4.5(常用的fr4材料),使传输线的阻抗为51.7ω。设置信号频率为50mhz的方波,串行端接电阻rs分别取0ω、33ω和100ω的情况,进行仿真分析,仿真结果如图2所示。
图中分别标出了匹配电阻是0ω、33ω、100ω时接收端的信号波形。从波形看出,0ω时波形有很大的上冲和下冲现象,信号最差;100ω时信号衰减较大,方波几乎变成了正弦波;而匹配电阻是33ω时波形较好。理想的匹配电阻值,可以利用软件的terminatorwizard工具,自动根据器件的参数模型算出最佳匹配电阻为33.6ω,实际应用中可以选用33ω。利用仿真和器件的ibis模型,可以很精确地知道匹配电阻值的大小,从而使信号完整性具有可控性。
图1 74系列仿真模型
图2 不同串行端接电阻的仿真结果
传输线长度的影响
在高速数字电路的设计中,除了阻抗匹配外,部分器件对传输线的长度有着严格的要求,信号频率越高,要求传输线的长度越短。以x1器件和x2器件为例建立仿真模型如图3所示。在仿真模型中加了33ω的匹配电阻,选择仿真信号频率为66mhz方波,改变传输线长度分别为76.2mm和254mm时进行仿真。仿真结果如图4所示。
图3 x1、x2器件仿真模型
图4 不同长度传输线仿真结果
从图中看出,信号线加长后,由于传输线的等效电阻、电感和电容增大,传输线效应明显加强,波形出现振荡现象。因此在高频pcb布线时除了要接匹配电阻外,还应尽量缩短传输线的长度,保持信号完整性。
在实际的pcb布线时,如果由于产品结构的需要,不能缩短信号线长度时,应采用差分信号传输。差分信号有很强的抗共模干扰能力,能大大延长传输距离。差分信号有很多种,如ecl、pecl、lvds等,表1列出lvds相对于ecl、pecl系统的主要特点。lvds的恒流源模式低摆幅输出使得lvds能高速驱动,对于点到的连接,传输速率可达800mbps,同时lvds低噪声、低功耗,连接方便,实际中使用较多。lvds的驱动器由一个通常为3.5ma的恒流源驱动对差分信号线组成。接收端有一个高的直流输入阻抗,几科全部的驱动电流流经10ω的终端电阻,在接收器输入端产生约350mv电压。当驱动状态反转时,流经电阻的电流方向改变,此时在接收端产生有效的逻辑状态。图5是利用lvds芯片ds90lv031、ds90lv032把信号转换成差分信号,进行长距离传输的波形图。在仿真时设置仿真频率为66mhz理想方波,传输距离为508mm,差分对终端接100ω负载匹配传输线的差分阻抗。从仿真结果看,lvds接收端的波形除了有延迟外,波形保持完好。
表1 lvds、ecl、pecl逻辑标准对照表
图5 lvds电路仿真结果
串扰分析
由于频率的提高,传输线之间的串扰明显增大,对信号完整性也有很大的影响,可以通过仿真来预测、模拟,并采取措施加以改善。以cmos信号为例建立仿真模型,如图6所示。在仿真时设置
热门点击
- 用于DDS系统相位累加器的加法器设计
- 新型高速无线射频器件nRF24L01及其应用
- 电子报晓公鸡
- 基于AD9957的双通道高速数字调制信号源设
- 基于LabWindows/CVI的虚拟函数信
- MAX706S在DSP系统中的应用
- Atmel推出面向基于ARM9定制化MCU的
- 电子萤火虫
- 一种TI 5000系列DSP C/C++语言
- 电子模拟金丝雀
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]
深圳服务热线:13751165337 13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)

深圳市碧威特网络技术有限公司
付款方式