目前在低成本fpga中实现dsp功能有几种方法。第一种方法是使用器件内的查找表（lut）。这个方法提供相对低的性能而且占用许多fpga资源。另外一种方法是在fpga中用硬核实现乘法器。这减少了实现dsp所需的fpga资源。然而正如前面所述，在fpga中实现的大多数dsp功能需要在 乘法器之后进行加、减和累加。这些功能要占用大量的fpga资源，最后的数据宽度可达36位。因此经常会在设计中形成瓶颈。为了面对这个挑战，最新的fpga利用有效的硬逻辑在乘法器之后进行可编程加、减和累加。用这种方法实现dsp功能后，大大减少了通用资源的使用，并能获得很高的性能。