单片DSP处理器功能系统的SOPC技术设计
发布时间:2008/5/27 0:00:00 访问次数:470
结合altera公司推出的nios ii嵌入式软核处理器，提出一种具有常规dsp处理器功能的niosii系统sopc解决方案；利用niosii可自定叉指令的特点。
通过matlab和dsp builder或直接用vhdl设计并生成复数乘法器、整数乘法器和浮点乘法器等硬件模块，将它们定制为相应的指令，从而将软件的灵活性和硬件的高速性结合起来，较好地解决了传统dsp处理器所面临的速度问题、硬件结构不可重构性问题、开发升级周期长和不可移植性等问题。
随着微电子技术和计算机工具软件的发展，可编程片上系统sopc的设计理念和设计方法成为了一种趋势。为了解决传统dsp处理器所面临的速度问题、硬件结构不可重构性问题、开发升级周期长和不可移植性等问题，我们应用altera公司推出的nios ii嵌入式软核处理器，提出了一种具有常规dsp处理器功能的nios ii系统sopc解决方案。
由于可编辑的nios ii核含有许多可配置的接口模块核，因此用户可根据设计要求，利用quar-tusii和sopc builder对niosii及其外围系统进行构建。而且用户可通过matlab和dsp builder，或直接用vhdl等硬件描述语言设计，为nios ii嵌入式处理器设计各类硬件模块，并以指令的形式加入nios ii的指令系统，从而成为nios ii系统的一个接口设备，与整个片内嵌入式系统融为一体，而不是直接下载到fpga中生成庞大的硬件系统。正是nios ii所具有的这些重要特点，使得可重构单片dsp处理器功能系统的设计成为可能。
1 系统结构
本系统为单片dsp可重构系统，能实现数字信号处理方面各种功能。其中，nios ii软核处理器的建立，主要起人机交互和控制作用。fpga的逻辑模块从nios ii处理器接收控制信号和数据后，实现相应的硬件功能。系统结构框图如图l所示。除了软核处理器nios ii外，存储器和i／o接口以及fir数字滤波器、iir数字滤波器和dds等应用模块均可作为外设嵌入在fpga中。这样，整个dsp的数字信号处理部分全部集成在fpga器件中，各模块均受nios ii处理器的控制。nios ii处理器系统中有avalon总线，它规定了控制器与从属模块间的端口连接以及模块阃通信的时序。数字频率合成器dds通过avalon总线与nios ii处理器相连，能很方便地完成控制及数据传送。
本系统的fpga采用cyclone epicl2，它有12 060个逻辑单元(le)和2个锁相环(plls)，提供6个输出和层次时钟结构以及复杂设计的时钟管理电路。选用超高速10位d／a转换器565l实现d／a转换功能，转换速率最高为150 mhz。整个系统在nios ii处理器的控制下，可实现fir数字滤波、iir数字滤波、快速傅里叶变换(fft)算法、编／解码、dds功能模块设计，以及由它构成的数控频率调制、正交载波调制解调、数控相位调制等功能的信号发生器。
系统中各功能模块的选择，以及输出信号调制方式和频率的选择，均可通过外接的按键自由选择。下面构建一个具有常规dsp处理器功能的nios ii系统。
2 nios ii嵌入式系统设计流程
niosii嵌入式处理器是altera公司推出的一种专门为单芯片可编程系统(sopc)设计而优化的cpu软核，是一种面向用
户、可以灵活定村的通用risc(精简指令集)嵌入式cpu。它采用avalon总线结构通信接口，带有增强的内存、调试和软件功能，可采用汇编或c、c++等语言进行程序优化开发；具有32位指令集、32位数据通道和可配置的指令及数据缓冲。与普通嵌入式cpu系统的特性不同，其外设可以灵活选择或增删，可以自定制用户逻辑为外设，可以允许用户定制自己的指令集。由硬件模块构成的自定制指令可通过硬件算法操作来完成复杂的软件处理任务，也能访问存储器或nios ii系统外的接口逻辑。设计者可以使用nios ii加上外部的flash、sram等，在fpga上构建一个嵌入式处理器系统。
完整的基于nios ii的sopc系统是一个软硬件复合的系统，因此在设计时可分为硬件和软件两部分。nios ii的硬件设计是为了定制合适的cpu和外设，在sopcbuider和quartus ii中完成。在这里，可以灵活定制niosii cpu的许多特性甚至指令；可以使用altera公司提供的大量ip核来加快开发ntos ii外设的速度，提高外设性能；也可使用第三方的ip核，或vhdl自己来定制外设。完成nios ii的硬件开发后，sopc buider可自动生成与自定义的nios ii cpu和外设系统、存储器、外设地址映射等相对应的
结合altera公司推出的nios ii嵌入式软核处理器，提出一种具有常规dsp处理器功能的niosii系统sopc解决方案；利用niosii可自定叉指令的特点。
通过matlab和dsp builder或直接用vhdl设计并生成复数乘法器、整数乘法器和浮点乘法器等硬件模块，将它们定制为相应的指令，从而将软件的灵活性和硬件的高速性结合起来，较好地解决了传统dsp处理器所面临的速度问题、硬件结构不可重构性问题、开发升级周期长和不可移植性等问题。
随着微电子技术和计算机工具软件的发展，可编程片上系统sopc的设计理念和设计方法成为了一种趋势。为了解决传统dsp处理器所面临的速度问题、硬件结构不可重构性问题、开发升级周期长和不可移植性等问题，我们应用altera公司推出的nios ii嵌入式软核处理器，提出了一种具有常规dsp处理器功能的nios ii系统sopc解决方案。
由于可编辑的nios ii核含有许多可配置的接口模块核，因此用户可根据设计要求，利用quar-tusii和sopc builder对niosii及其外围系统进行构建。而且用户可通过matlab和dsp builder，或直接用vhdl等硬件描述语言设计，为nios ii嵌入式处理器设计各类硬件模块，并以指令的形式加入nios ii的指令系统，从而成为nios ii系统的一个接口设备，与整个片内嵌入式系统融为一体，而不是直接下载到fpga中生成庞大的硬件系统。正是nios ii所具有的这些重要特点，使得可重构单片dsp处理器功能系统的设计成为可能。
1 系统结构
本系统为单片dsp可重构系统，能实现数字信号处理方面各种功能。其中，nios ii软核处理器的建立，主要起人机交互和控制作用。fpga的逻辑模块从nios ii处理器接收控制信号和数据后，实现相应的硬件功能。系统结构框图如图l所示。除了软核处理器nios ii外，存储器和i／o接口以及fir数字滤波器、iir数字滤波器和dds等应用模块均可作为外设嵌入在fpga中。这样，整个dsp的数字信号处理部分全部集成在fpga器件中，各模块均受nios ii处理器的控制。nios ii处理器系统中有avalon总线，它规定了控制器与从属模块间的端口连接以及模块阃通信的时序。数字频率合成器dds通过avalon总线与nios ii处理器相连，能很方便地完成控制及数据传送。
本系统的fpga采用cyclone epicl2，它有12 060个逻辑单元(le)和2个锁相环(plls)，提供6个输出和层次时钟结构以及复杂设计的时钟管理电路。选用超高速10位d／a转换器565l实现d／a转换功能，转换速率最高为150 mhz。整个系统在nios ii处理器的控制下，可实现fir数字滤波、iir数字滤波、快速傅里叶变换(fft)算法、编／解码、dds功能模块设计，以及由它构成的数控频率调制、正交载波调制解调、数控相位调制等功能的信号发生器。
系统中各功能模块的选择，以及输出信号调制方式和频率的选择，均可通过外接的按键自由选择。下面构建一个具有常规dsp处理器功能的nios ii系统。
2 nios ii嵌入式系统设计流程
niosii嵌入式处理器是altera公司推出的一种专门为单芯片可编程系统(sopc)设计而优化的cpu软核，是一种面向用
户、可以灵活定村的通用risc(精简指令集)嵌入式cpu。它采用avalon总线结构通信接口，带有增强的内存、调试和软件功能，可采用汇编或c、c++等语言进行程序优化开发；具有32位指令集、32位数据通道和可配置的指令及数据缓冲。与普通嵌入式cpu系统的特性不同，其外设可以灵活选择或增删，可以自定制用户逻辑为外设，可以允许用户定制自己的指令集。由硬件模块构成的自定制指令可通过硬件算法操作来完成复杂的软件处理任务，也能访问存储器或nios ii系统外的接口逻辑。设计者可以使用nios ii加上外部的flash、sram等，在fpga上构建一个嵌入式处理器系统。
完整的基于nios ii的sopc系统是一个软硬件复合的系统，因此在设计时可分为硬件和软件两部分。nios ii的硬件设计是为了定制合适的cpu和外设，在sopcbuider和quartus ii中完成。在这里，可以灵活定制niosii cpu的许多特性甚至指令；可以使用altera公司提供的大量ip核来加快开发ntos ii外设的速度，提高外设性能；也可使用第三方的ip核，或vhdl自己来定制外设。完成nios ii的硬件开发后，sopc buider可自动生成与自定义的nios ii cpu和外设系统、存储器、外设地址映射等相对应的
相关技术资料- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 5-12全界面量子芯片调控分析应用软件 Visage
- 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片
- 5-12最新全场景座舱芯片X9SP
- 5-12安全芯片、电动汽车用功率驱动芯片应用标准
- 5-12MIPI A-PHY功率及通信芯片技术介绍
- 5-12新一代Harmony OS 5 操作系统技术应用探究
- 相关IC型号
热门点击
- 电子报晓公鸡
- 电子模拟金丝雀
- 电子萤火虫
- TMS320C6201／6701 DSP处理
- 趣味电子鸟
- 英飞凌推出具备DSP功能的实时信号控制器XE
- 光控玩具车向前向后电路
- 用8位微处理器实现数字低通滤波器设计
- 基于TSl01型DSP链路口的多通道高精度数
- 瑞萨采用平行运算和结构优化提高DSP核处理速
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装，引脚小而密，EP3... [详细]
公网安备44030402000607
